#### 明細書

符号化モード決定装置、画像符号化装置、符号化モード決定方法、および符号化 モード決定プログラム

5

15

#### (技術分野)

本発明は、符号化モード決定装置、画像符号化装置、符号化モード決定方法、および符号化モード決定プログラムに関する。

## 10 (背景技術)

マルチメディア・インターネット時代のキーテクノロジーとして、MPEG-4が注目を集めている。MPEG-4では、移動体通信、インターネットなどの応用領域に対応するため、MPEG-1/2に比べ、符号化効率改善などに特徴を有している(例えば、三木弼一編著、「MPEG-4のすべて」、初版、(株)工業調査会、1998年9月30日、p. 37-58参照。)。

MPEG-4では、新しい高能率の符号化方式として、AVCと呼ばれる方式が策定されている。AVCはISO MPEG-4 Part 10 Advanced Video CodingまたはITU-T H. 264と呼ばれている符号化方式である。

- 20 この方式は、動き推定やDCTを4×4ピクセルの画像ブロックでも可能とし、動き推定のための画像を複数のピクチャから選択するなどして符号化効率の向上を図っている。AVCは、これまでの符号化方式に利用されていた技術を取り入れた高機能な符号化方式となっているため、応用領域に適応した最適な利用が課題となっている。
- 25 例えば、AVC策定以前のMPEG-4では、マクロブロック単位の符号化モードの候補(パーティションサイズ、予測方向、ダイレクトモードなど)の組み合わせ数が比較的少なく、符号化の際にこれらの候補を網羅して最適な符号化モードの探索を行ってもエンコーダでの処理量の負担は大きくなかった。
  - 一方、AVCでは、図25に示す様に、16×16ピクセル(以下、16×1

6 という)のマクロブロックを $1.6 \times 1.6$ ,  $1.6 \times 8$ ,  $8 \times 1.6$ ,  $8 \times 8.0$ マクロブロックパーティション(以下、小ブロックという)に分割可能である。また $8 \times 8$  ピクセルの小ブロックを $8 \times 8$ ,  $8 \times 4$ ,  $4 \times 8$ ,  $4 \times 4$ のサブマクロブロックパーティションに分割可能である。

以下、16×16に分割された1つの小ブロックを小ブロックSb1と、16×8に分割された2つの小ブロックを小ブロックSb2, Sb3と、8×16に分割された2つの小ブロックを小ブロックSb4, Sb5と、8×8に分割された4つの小ブロックを小ブロックSb6~Sb9とする。

また、AVCでは、図26に示す様に、それぞれの小ブロックSb1~Sb9
10 について、参照ピクチャを参照して動き推定を行うことが可能である。これは、それぞれのサブマクロブロックパーティションについても同様である。さらに、AVCでは、図27に示す様に、符号化ピクチャに対して時間的に前の参照ピクチャを参照する前方向予測(図27(a)参照)、符号化ピクチャに対して時間的に後の参照ピクチャを参照する後方向予測(図27(b)参照)、あるいは符号化ピクチャに対して双方向の参照ピクチャを参照する双方向予測(図27(c)参照)などのインター予測を行うことが可能である。

〈従来のエンコーダによる処理〉

これらの符号化モードを網羅する従来のエンコーダの処理を図28および図29を用いて説明する。

20 従来のエンコーダでは、画像ブロックを複数の分割方法候補で分割した小ブロックの全てについて動き推定を行う。さらに、小ブロック毎の参照ピクチャの選択および画像ブロックの分割方法の選択を行い、選択された分割方法を用いた符号化を行う。

ここで、小ブロック毎の参照ピクチャの選択および画像ブロックの分割方法の 選択に際して、符号化コストという量が用いられる。符号化コストとは、画質劣 化度(小ブロックと予測画像との絶対差分和)と動き情報(動きベクトルあるい は差分動きベクトルなど)の符号量との和で表される量であり、画像ブロック単 位の符号化コストが小さいほど、画像ブロックの符号化効率が良いことを示して いる。なお、絶対差分和以外にも、差分の二乗和や、差分のアダマール変換やD

15

20

25

CT変換後の誤差の絶対値和などが用いられることがある。

図28は、小ブロックのそれぞれに対する動き推定の処理フローを示すブロック図である。 $16\times16$ の画像ブロックを分割した $M\times N$  ((M,N)=(16,16), (16,8), (8,16), (8,8)) の小ブロックのそれぞれに対して、図28の処理が行われる。図28に示す動き推定の処理フローは、小ブロックについてのフルペル予測ステップS300と、サブペル予測ステップS301と、参照方向選択ステップS302とを備えている。

フルペル予測ステップS300は、M×Nの小ブロックに対して、前方向予測 および後方向予測による整数画素精度の動き推定を行う(ステップS305, S306)。具体的には、整数画素精度で、決められた探索範囲内(例えば±32)の動き推定を行う。すなわち、探索範囲内で、符号化コストを最小とする動きベクトル(以下、MVという)OfおよびMVObを検出する。

サブペル予測ステップS301は、M×Nの小ブロックに対して、前方向予測、後方向予測および双方向予測による非整数画素精度の動き推定を行う(ステップS307~S309)。AVCのインター予測では、1/2画素精度や1/4画素精度といった非整数画素精度で動き推定を行うことができる。そこで、非整数画素精度の参照ピクチャをフィルタを用いて生成し、生成された参照ピクチャに対して動き推定が行われる。

前方向予測ステップS307では、2段階の動きベクトル探索により、MV2 fが検出される。具体的には、フルペル予測ステップS300で検出されたMV Ofを中心として、周囲8近傍の1/2画素(または1/4画素)と中心のMV Ofを含めた9点の中から、符号化コストを最小とするMV1f(図示せず)が求められる。さらに、MV1fを中心として、周囲8近傍の1/2画素(または1/4画素)と中心のMV1fを含めた9点の中から、符号化コストを最小とするMV2fが求められる。なお、フルペル予測では整数画素精度の動き推定を行うと書いたが、間引き画素、例えば、水平に1画素間引く、などした場合でも、本発明のモード選択の方法が適用可能である。

後方向予測ステップS308でも、前方向予測ステップS307と同様に、フルペル予測ステップS300で検出されたMV0bから、MV2bが検出される。

15

20

25

双方向予測ステップS309は、2枚の参照ピクチャを参照するため、処理量が多い。そこで、前方向予測ステップS307および後方向予測ステップS308で検出されたMV2fおよびMV2bを利用した予測が行われる。具体的には、MV2fおよびMV2bが示す参照ピクチャ上の参照領域を平均したものを予測画像として用いる。

また、前方向予測ステップS307、後方向予測ステップS308および双方向予測ステップS309では、それぞれの符号化コストCO, C1およびC2が 導出される。

参照方向選択ステップS302は、符号化コストC0~C2のうち最小の符号 10 化コストを有する方向を小ブロックの参照方向として選択するとともに、最小の符号化コストを出力する。

図29は、画像ブロックについての動き推定の処理フローを示すブロック図である。図29の画像ブロックについての動き推定の処理フローは、16×16の画像ブロックを4種類の分割方法候補により分割したM×N((M,N)=(16,16),(16,8),(8,8))の小ブロックのそれぞれに対する動き推定を行う動き推定ステップS315と、小ブロックごとの動き推定の結果に基づいて、画像ブロックの符号化コストを分割方法候補毎に導出する符号化コスト換算ステップS316と、分割方法候補毎に導出された画像ブロックの符号化コストから、最良の分割方法を選択する分割方法選択ステップS317とを備えている。

動き推定ステップS315は、図28を用いて説明した小ブロックに対する動き推定の処理フローに対応する小ブロック動き推定ステップS320~S323を有している。ここで、図29では、小ブロック動き推定ステップS321~S323の処理ブロックは複数の矢印により接続されている。例えば、16×8の小ブロック動き推定ステップS321では、それぞれの処理ブロックは2本の矢印により接続されている。これは、それぞれの処理が、16×16の画像ブロックを16×8に分割する2つの小ブロックSb2, Sb3に対して行われることを示している。同様に、8×16の小ブロック動き推定ステップS322においては、それぞれの処理ブロックは、2本の矢印により接続されており、8×8の

10

15

20

25

小ブロック動き推定ステップS323においては、それぞれの処理ブロックは、4本の矢印により接続されている。それぞれの処理ブロックの処理の内容は、図28で説明したのと同様であるため、ここでは説明を省略する。

符号化コスト換算ステップS316は、MBコスト換算ステップS325~S328を有している。MBコスト換算ステップS325~S328は、小ブロック動き推定ステップS320~323により出力された小ブロック毎の符号化コストを合計し、画像ブロックの符号化コストを分割方法候補毎に導出する。

分割方法選択ステップS317は、MBコスト換算ステップS325~S32 8が導出した分割方法候補毎の符号化コストのうち、最小の符号化コストを示す 分割方法候補を画像ブロックに適用する分割方法として選択する。

また、AVCでは、図3Oに示す様に、2つの画像ブロック71,72からなる画像ブロックペア73という概念を導入しており、画像ブロックペア73を単位として、フィールド予測およびフレーム予測を適応的に切り換えることが可能である。例えば、フィールド予測の場合、フィールド構造ブロック75,76のそれぞれに対して動き推定が行われる。フレーム予測の場合、フレーム構造ブロック77,78のそれぞれについて動き推定が行われる。

また、画像ブロックペア73の符号化モードは、符号化ピクチャ構造の2種類 (フィールド・フレーム) および符号化予測方式 (イントラ・インター予測) の 2種類で、合計4種類ある。従来は、これらの全ての組み合わせを考慮していた ため、処理量多いと言う問題があった。特にイントラ予測の処理負担が大きかった。

ここで、従来の符号化モード決定について説明する。AVCより前のCode cではMBpair (大ブロック)という概念は無く、MB (中ブロック)の種類として、フィールド/フレームがあった。そして、イントラ/インターとフィールド/フレームの4通りを網羅するのが一般的だった。図31に示すように、動き推定ステップS81と、ピクチャ構造及び符号化予測方式決定ステップS82とから構成されている。推定ステップS81は、第1~第6推定ステップS811に、フレーム構造ブロックに対してインター予測を行う。第2推定ステップS812は、フレーム構造フロックに対してインター予測を行う。第2推定ステップS812は、フレーム構造

10

15

20

25

造ブロックに対してイントラ予測を行う。第3推定ステップS813は、フィールド構造トップMBに対してインター予測を行う。第4推定ステップS814は、フィールド構造のボトムフィールドに対してインター予測を行う。第3推定ステップS813によって導出された符号化コストと、第4推定ステップS814によって導出された符号化コストは合計されて、フィールド構造ブロックに対してインター予測して導出された符号化コストが得られる。第5推定ステップS815は、フィールド構造のトップフィールドに対してイントラ予測を行う。第6推定ステップS816は、フィールド構造のボトムフィールドに対してイントラ予測を行う。第5推定ステップS816によって導出された符号化コストと、第6推定ステップS816によって導出された符号化コストと、第6推定ステップS816によって導出された符号化コストと、第6推定ステップS816によって導出された符号化コストが得られる。

ピクチャ構造及び符号化予測方式決定ステップS82は、前記4種類の符号化コストのうち、最小となるものを選択する。

以上までが従来技術であるが、そのような考えを単純にAVCに適用すると考えると、図32のような処理が想定される。図32では、処理全体は、動き推定ステップS81'と、符号化予測方式決定ステップS83と、MBペアのピクチャ構造決定ステップS82'とから構成されている。

動き推定ステップS81'は、第1~第8推定ステップS811'~S818'を備えている。第1推定ステップS811'はフレーム構造トップMB77に対してインター予測を行い、第2推定ステップS812'はフレーム構造トップMB77に対してイントラ予測を行う。第3推定ステップS813'はフレーム構造ボトムMB78に対してインター予測を行い、第4推定ステップS814'はフレーム構造ボトムMB78に対してイントラ予測を行う。第5推定ステップS815'はフィールド構造トップMB75に対してインター予測を行い、第6推定ステップS816'はフィールド構造トップMB75に対してイントラ予測を行う。第7推定ステップS817'はフィールド構造ボトムMB76に対してイントラ予測を行う。第7推定ステップS817'はフィールド構造ボトムMB76に対してイントラ予測を行う。

符号化予測方式決定ステップS83は、第1~第4予測方式決定ステップS8

31~S834を備えている。第1予測方式決定ステップS831は、第1推定 ステップS811'及び第2推定ステップS812'の符号化コストを比較して、 フレーム構造トップMB77に対するイントラ/インターを選択する。第2予測 方式決定ステップS832は、第3予測ステップS813′及び第4予測ステッ プS814'の符号化コストを比較して、フレーム構造ボトムMB78に対する イントラ/インターを選択する。イントラ/インターが選択されたフレーム構造 のトップMBファとボトムMBフ8の符号化コストは合計され、フレーム構造ブ ロックペアフフ,フ8の符号化コストが得られる。第3予測方式決定ステップS 833は、第5推定ステップS815′及び第6推定ステップS816′の符号 化コストを比較して、フィールド構造トップMB75に対するイントラ/インタ 10 ーを選択する。第4予測方式決定ステップS834は、第7推定ステップS81 7 及び第8推定ステップS818 の符号化コストを比較して、フィールド構 造ボトムMB76に対するイントラ/インターを選択する。イントラ/インター が選択されたフィールド構造のトップMB75とボトムMB76の符号化コスト 15 は合計され、フィールド構造ブロックペアフ5,フ6の符号化コストが得られる。 ピクチャ構造決定ステップS82'は、フレーム構造ブロックペアファ. 78 の符号化コストとフィールド構造ブロックペアフ5,フ6の符号化コストとを比 較し、画像ブロックペア73(71,72)のフィールド/フレームを決定する。 以上の処理では、イントラ予測とインター予測の両方でフィールド/フレーム それぞれのコスト計算を行うため、インター予測とイントラ予測のいずれか一方 20 のみで圧縮率が向上する画像の場合であっても、圧縮率が最良となるように符号 化ピクチャ構造と符号化予測方式を決定できる。しかし、その一方でイントラ予 測の回数が多いため、処理量が膨大になる。

### 25 (発明の開示)

以上のように、AVCでは、マクロブロック(ペア)毎に符号化モードの候補 が膨大であり、全ての候補を網羅して符号化効率の高い符号化モードを探索する と、エンコーダの処理量の負担が大きくなる。

そこで、本発明では、より少ない処理量で適切な符号化モードの選択を可能と

25

させる符号化モード決定装置、画像符号化装置、符号化モード決定方法、および符号化モード決定プログラムを提供することを課題とする。

請求項1に記載の符号化モード決定装置では、画像ブロックの符号化モードを複数候補の中から少なくとも1つに決定する装置であって、簡易動き推定部と、符号化モード選択部と、複雑動き推定部と、符号化モード決定部とを備えている。簡易動き推定部は、各符号化モードによってそれぞれ得られる画像ブロックのパーティションである小ブロックに対する簡易な動き推定に基づいて、各符号化モードの符号化コストを導出する。符号化モード選択部は、簡易動き推定部によって導出された符号化コストに基づいて、複数の符号化モードから一部の符号化モードを選択する。複雑動き推定部は、一部の符号化モードの少なくとも一部の符号化モードによって得られる小ブロックに対する複雑な動き推定に基づいて、各符号化モードの符号化コストを導出する。符号化モード決定部は、複雑動き推定部によって導出された符号化コストに基づいて、画像ブロックの符号化モードを決定する。

15 ここで、複雑な動き推定とは、簡易な動き推定よりも複雑な動き推定のことである(以下、同じ)。例えば、複雑な動き推定とは、整数画素精度の簡易な動き推定に対するより詳細な精度(例えば、1/2画素精度、1/4画素精度などといった非整数画素精度)での動き推定、非整数画素の簡易な動き推定に対するより詳細な精度での動き推定、縮小画像(画素情報の間引かれた画像)を参照する 20 簡易な動き推定に対するより詳細な画像を参照する動き推定などである。

符号化コストは、例えば、画質劣化度(小ブロックと動き推定における参照ピクチャとの絶対差分和)と動き情報(動きベクトルあるいは差分動きベクトルなど)の符号量との和で表される。符号化モードとは、例えば、小ブロックの分割方法や、小ブロックの動き推定の際のピクチャ参照方向や、小ブロックの符号化ピクチャ構造などである。

この装置では、簡易動き推定部により得られた符号化コストから符号化モード 選択部が符号化モードの絞り込みを行う。さらに、絞り込んだ符号化モードの小 ブロックに対して、複雑動き推定部が複雑な動き推定を行う。ここで、複雑な動 き推定は、例えば、フィルタを適用する必要があるなどの理由により、簡易な動

15

20

25

き推定に比して処理量が多いが、この装置では、符号化モードの決定に際して全ての小ブロックについて複雑な動き推定を行う必要が無い。このため、複雑な動き推定の回数を削減でき、符号化モード決定の処理量を低減することが可能となる。また、必要な小ブロックには複雑な動き推定を行うため、適切な符号化効率の符号化モードを決定することが可能となる。

請求項2に記載の符号化モード決定装置では、請求項1において、簡易動き推定部は、各符号化モードの符号化コストを導出する際に、各符号化モードによって得られる小ブロックごとに複数のピクチャ参照方向の簡易な動き推定を行って符号化コストを算出し、次に各小ブロックごとに符号化コストが低いピクチャ参照方向を選択し、次に選択したピクチャ参照方向に関する全ての小ブロックの符号化コストを各分割方法候補ごとに合計して、各分割方法候補ごとの符号化モードの符号化コストを導出する。

この装置では、簡易動き推定部が各小ブロックごとに符号化コストが低いピクチャ参照方向を選択しているため、各分割方法候補ごとの符号化モードにおいて最も符号化コストが小さい小ブロックの組み合わせが可能となる。

請求項3に記載の符号化モード決定装置では、請求項1において、簡易動き推定部は、各符号化モードの符号化コストを導出する際に、各符号化モードによって得られる小ブロックごとに複数のピクチャ参照方向の簡易な動き推定を行って符号化コストを算出し、次に小ブロックの各ピクチャ参照方向ごとの符号化コストを画像ブロック単位に換算して、各分割候補の各ピクチャ参照方向ごとの符号化モードの符号化コストを導出する。

この装置では、簡易動き推定部が小ブロックのピクチャ参照方向ごとの符号化コストを画像ブロック単位に換算して符号化モードを導出するため、一つの小ブロックにおいて異なるピクチャ参照方向の符号化モードも符号化モード選択部の対象となる。

請求項4に記載の符号化モード決定装置では、請求項2又は3において、簡易動き推定部の複数のピクチャ参照方向の簡易な動き推定は、時間的に前方向のピクチャを参照する前方向予測と、時間的に後方向のピクチャを参照する後方向予測のみを含む。すなわち、この装置は双方向予測を行わない。なお、前方向予測

15

20

25

と後方向予測は、それぞれ、同一方向における複数枚のピクチャを参照する複数 予測を含む(以下、同じ)。

この装置では、簡易動き推定部は、前方向予測と後方向予測のみを行う。双方向予測を行わないため、処理量を削減でき、簡易な動き推定の処理時間を短縮できる。

請求項5に記載の符号化モード決定装置では、請求項2又は3において、簡易動き推定部の複数のピクチャ参照方向の簡易な動き推定は、時間的に前方向のピクチャを参照する前方向予測と、時間的に後方向のピクチャを参照する後方向予測と、時間的に双方向のピクチャを参照する双方向予測とを含む。

10 この装置では、双方向予測を行うため、簡易な動き推定の精度を向上させることが可能となる。このため、より適切な符号化モードを選択することが可能となる。

請求項6に記載の符号化モード決定装置では、請求項2又は3において、簡易動き推定部の複数のピクチャ参照方向の簡易な動き推定は、時間的に前方向のピクチャを参照する前方向予測と、時間的に後方向のピクチャを参照する後方向予測とを含む。簡易動き推定部は、前方向予測と後方向予測とに基づいて、時間的に双方向のピクチャを参照する双方向予測を行った場合の符号化コストを導出する。例えば、前方向予測の符号化コストと後方向予測の符号化コストとが近い値の場合には、双方向予測の符号化コストは、それらの符号化コストの小さい方の値よりも少しだけ小さい値である、などと推定される。

この装置では、双方向予測の予測結果を推定するため、簡易動き推定部では、双方向予測を行う必要はなく、処理量を低減することが可能となる。また、予測結果を簡易動き推定部による符号化コストに反映させることにより、双方向予測を行った場合と同様の効果を簡易に得ることが可能となる。このため、符号化効率を簡易に向上させることが可能となる。

請求項7に記載の符号化モード決定装置では、請求項1~6のいずれかにおいて、複雑動き推定部は、簡易動き推定部における簡易な動き推定に基づいて、複雑な動き推定の際のピクチャ参照方向を決定する。複雑動き推定部では、決定された参照方向のピクチャを参照して動き推定を行う。すなわち、前方向予測又は

15

20

25

後方向予測を実行可能な場合であっても、常に全ての方向の動き推定を行う必要が無くなる。

この装置では、必要な参照方向を参照して複雑な動き推定を実行することが可能となる。このため、複雑な動き推定の処理量を削減でき、複雑な動き推定の処理時間を短縮可能となる。

請求項8に記載の符号化モード決定装置では、請求項7において、複雑動き推定部は、簡易動き推定部における小ブロックに対する簡易な動き推定の結果、前方向予測と後向予測の符号化コストが概ね同じ場合は両方を選択し、異なる場合は符号化コストが小さい方のみを選択する。

10 この装置では、前方向予測と後向予測の符号化コストが概ね同じ場合は両方を 選択し、さらに双方向予測を行うことができる。また、異なる場合は符号化コストが小さい方のみを選択する。これは、一方の符号化コストが大きい場合は、双 方向予測で符号化コストが小さくなることが期待できないからである。

請求項9に記載の符号化モード決定装置では、請求項1~8のいずれかにおいて、複雑動き推定部は、簡易動き推定部における小ブロックに対する簡易な動き推定に基づいて、一部の符号化モードからさらに少なくとも一部の符号化モード・を選択する。複雑動き推定部は、小ブロックに対する簡易な動き推定に基づいて、一部の符号化モードのうちの少なくとも一部の符号化モードを選択する。

この装置では、異なる符号化モードから選択された一部の符号化モードの全部 について、複雑な動き推定を行う必要がなく、処理量を削減できる。また、処理量を一定に保つように一部の符号化モードのうちの少なくとも一部の符号化モードを選択することも可能となる。

請求項10に記載の符号化モード決定装置では、請求項9において、複雑動き推定部は、各符号化モードを符号化コストが低い順に選択していき、選択した符号化モードの符号化コストの和が処理余裕量を超える直前に選択を打ち切る。

この装置では、複雑動き推定部は符号化モード選択部によって選択された符号 化モードの全てを選択しないこともあり得るが、その場合でも符号化コストが低 い符号化モードは選択されているため問題が少ない。

請求項11に記載の符号化モード決定装置では、請求項1~10において、簡

10

15

20

易動き推定部あるいは複雑動き推定部は、動き推定処理の処理量がほぼ一定に保たれるように簡易動き推定あるいは複雑動き推定における動き推定方式を変化させる。

例えば、符号化モード決定装置は、画像ブロックにより構成される画像の画像 属性に応じて、動き推定方式を変化させる。ここで、画像属性とは、例えば、画 像のサイズや、画像の符号化方式(ピクチャタイプ[|ピクチャ、Pピクチャ、 Bピクチャ]など)や、画像のフォーマット(走査方式[プログレッシブ、イン ターレース]、色差フォーマットなど)や、画像の動き量などである。

動き推定方式とは、例えば、参照するピクチャの枚数・方向、動き推定を行う パーティションサイズのバリエーション、動きの探索範囲などである。

この装置では、適切な処理量の処理が実現され、装置の可動率が向上する。さらに付随的な効果として、より適切な動き推定を行うことが可能となる。

請求項12に記載の符号化モード決定装置では、請求項1~11において、簡易な動き推定は、整数画素精度の動き推定であり、複雑な動き推定は、非整数画素精度の動き推定である。

この装置では、簡易動き推定部により得られた符号化コストから符号化モード 選択部が符号化モードの絞り込みを行う。さらに、絞り込んだ符号化モードの小ブロックに対して、複雑動き推定部が非整数画素精度の動き推定を行う。ここで、非整数画素精度の動き推定はフィルタを適用する必要があって整数画素精度の動き推定に比して処理量が多いが、この装置では、符号化モードの決定に際して全ての小ブロックについて非整数画素精度の動き推定を行う必要が無い。このため、非整数画素精度の動き推定の回数を削減でき、符号化モード決定の処理量を低減することが可能となる。また、必要な小ブロックには非整数画素精度の動き推定を行うため、適切な符号化効率の符号化モードを決定することが可能となる。

25 請求項13に記載の集積回路は、請求項1~12のいずれかに記載の符号化モード決定装置を含む。

この集積回路では、請求項1~12のいずれかに記載の符号化モード決定装置 と同様の効果を得ることができる。

請求項14に記載の画像符号化装置は、請求項1~12のいずれかに記載の符

15

20

25

号化モード決定装置と、符号化装置とを備えている。符号化装置は、符号化モード決定装置が決定する画像ブロックの符号化モードに基づいて、画像ブロックの符号化を行う。

この画像符号化装置では、符号化モードの決定に際して、全てのパーティションについて複雑な動き推定を行う必要が無い。このため、複雑な動き推定の回数を削減でき、符号化モード決定の処理量を低減することが可能となる。また、必要なパーティションには複雑な動き推定を行うため、適切な符号化効率の符号化モードを決定し、符号化を行うことが可能となる。

請求項15に記載の集積回路は、請求項14に記載の画像符号化装置を含む。 10 この集積回路では、請求項14に記載の画像符号化装置と同様の効果を得ることができる。

請求項16に記載の符号化モード決定装置は、画像ブロックの符号化モードを決定する装置であって、インター予測部と、符号化ピクチャ構造決定部と、イントラ予測部と、符号化予測方式決定部とを備えている。インター予測部は、画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの各ブロックについてインター予測を行って、符号化コストを導出する。符号化ピクチャ構造決定部は、インター予測部による符号化コストに基づいて、画像ブロックの符号化ピクチャ構造を決定する。イントラ予測部は、決定された符号化ピクチャ構造を有する各ブロックについてイントラ予測を行って、符号化コストを導出する。符号化予測方式決定部は、インター予測による符号化コストとイントラ予測による符号化コストを比較して、決定された符号化ピクチャ構造を有する画像ブロックの各ブロックに対する符号化予測方式を決定する。ここで、符号化ピクチャ構造とは、画像ブロックを符号化する際のピクチャ構造であり、フィールド構造又はフレーム構造を意味している。符号化予測方式とは、画像ブロックを符号化する際のインター予測あるいはイントラ予測を意味している。

ここで、フィールド構造ブロックとは、例えば、画像ブロックの奇数ラインの 集合により構成されるブロックと偶数ラインの集合により構成されるブロックと を含んでいる(以下、同じ)。フレーム構造ブロックとは、例えば、画像ブロッ クのラインを順次含むブロックにより構成されている(以下、同じ)。

10

25

この装置では、イントラ予測部は符号化ピクチャ構造決定部によって決定された符号化ピクチャ構造の各ブロックについてのみイントラ予測を行うため、イントラ予測部はフィールド構造ブロックおよびフレーム構造ブロックの全てについてイントラ予測を行う必要がない。このように処理負荷の高いイントラ予測の回数を減らすことができるため、画像ブロックの符号化予測方式を決定するための処理負荷を削減できる。

請求項17に記載の符号化モード決定装置では、請求項16において、インター予測部は、フレーム構造ブロックの各ブロックの符号化コストを合計してフレーム構造ブロックの符号化コストを導出し、フィールド構造ブロックの各ブロックの符号化コストを合計してフィールド構造ブロックの符号化コストを導出する

この装置では、インター予測部は各ピクチャ構造ごとの各ブロックの符号化コストを導出して合計することで、各ピクチャ構造ごとの符号化コストを導出する

15 請求項18に記載の符号化モード決定装置では、請求項17において、イントラ予測部は、決定された符号化ピクチャ構造を有する各ブロックについてイントラ予測を行って符号化コストを導出する。符号化予測方式決定部は、決定された符号化ピクチャ構造を有する各ブロックについて、インター予測部で導出された符号化コストとイントラ予測部で導出された符号化コストとを比較し、各ブロックごとに符号化予測方式を決定する。

この装置では、イントラ予測部は、決定された符号化ピクチャ構造を有する各 ブロックについてイントラ予測を行って符号化コストを導出するため、フィール ド構造ブロックおよびフレーム構造ブロックの全でについてイントラ予測を行う 必要がない。このように処理負荷の高いイントラ予測の回数を減らすことができ るため、画像ブロックの符号化予測方式を決定するための処理負荷を削減でき、 さらに符号化装置全体の処理量を低減することが可能となる。

請求項19に記載の符号化モード決定装置では、請求項16~18のいずれかにおいて、画像ブロックは、2つの正方ブロックから構成されているブロックペアである。

15

この装置では、ブロックペアが2つの正方ブロックから構成されており、フィールド構造ブロックとフレーム構造ブロックとのそれぞれを正方のブロックとして処理することが可能となる。

請求項20に記載の集積回路は、請求項16~19のいずれかに記載の符号化 5 モード決定装置を含む。

この集積回路では、請求項16~19のいずれかに記載の符号化モード決定装置と同様の効果を得ることができる。

請求項21に記載の画像符号化装置は、請求項16~19のいずれかに記載の符号化モード決定装置と、符号化モード決定装置が決定する画像ブロックの符号化モードに基づいて、画像ブロックの符号化を行う符号化装置とを備える。

この装置では、イントラ予測部はピクチャ構造決定部によって決定されたピクチャ構造のブロックについてのみイントラ予測を行うため、イントラ予測部はフィールド構造ブロックおよびフレーム構造ブロックの全てについてイントラ予測を行う必要がない。このように処理負荷の高いイントラ予測の回数を減らすことができるため、画像ブロックの符号化予測方式を決定するための処理負荷を削減できる。

請求項22に記載の集積回路は、請求項21に記載の画像符号化装置を含む。 この集積回路では、請求項21に記載の画像符号化装置と同様の効果を得ることができる。

 20 請求項23に記載の符号化モード決定装置は、画像ブロックの符号化モードを 決定する装置であって、簡易動き推定部と、符号化ピクチャ構造決定部とを備え ている。簡易動き推定部は、画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックのそれぞれのブロックに対して簡易な動き推定によって符号化 コストを導出する。符号化ピクチャ構造決定部は、簡易動き推定部による符号化 コストに基づいて、画像ブロックのフィールド構造ブロックおよびフレーム構造 ブロックの符号化コストを比較し、符号化ピクチャ構造を決定する。

この装置では、簡易な動き推定に基づいて、画像ブロックの符号化モード(具体的には、符号化ピクチャ構造)を決定する。このため、符号化モードを決定するための処理量を軽減することが可能となる。

20

請求項24に記載の符号化モード決定装置では、請求項23において、簡易動き推定部は、各ブロックに対して簡易なインター予測と簡易なイントラ予測を行い、次に簡易なインター予測の符号化コストと簡易なイントラ予測の符号化コストを比較し各ブロックごとに簡易なインター予測と簡易なイントラ予測のいずれかを選択し、さらに各ピクチャ構造ごとのブロックの符号化コストを合計してフレーム構造ブロック及びフィールド構造ブロックの符号化コストを導出する。

この装置では、簡易動き推定部がインター予測とイントラ予測を用いてフレーム構造ブロック及びフィールド構造ブロックの符号化コストを導出するため、インター予測又はイントラ予測のいずれかで圧縮率が向上する画像ブロックの場合でも圧縮率が最良となるような符号化ピクチャ構造を決定できる。

請求項25に記載の符号化モード決定装置では、請求項24において、簡易なインター予測は、整数画素精度のインター予測である。

この装置では、簡易動き推定部では、整数画素精度のインター予測と簡易なイントラ予測とを行うことできる。

15 請求項26に記載の符号化モード決定装置は、請求項23~25のいずれかにおいて、画像ブロックは、2つの正方ブロックから構成されているブロックペアである。

この装置では、ブロックペアが2つの正方ブロックから構成されており、フィールド構造ブロックとフレーム構造ブロックとのそれぞれを正方のブロックとして処理することが可能となる。

請求項27に記載の集積回路は、請求項23~26のいずれかに記載の符号化 モード決定装置を含む。

この集積回路により、請求項23~26のいずれかに記載の符号化モード決定装置と同様の効果を得ることができる。

25 請求項28に記載の画像符号化装置は、請求項23~26のいずれかに記載の符号化モード決定装置と、符号化モード決定装置によって決定される符号化ピクチャ構造の画像ブロックに対して複雑な動き推定を行う複雑動き推定部と、複雑動き推定部による予測結果に基づいて、画像ブロックの符号化を行う符号化部とを備える。

25

この装置では、複雑な動き推定によって画像ブロックの符号化を行うため、圧縮効率が向上する。しかも、ここでは、符号化モード決定装置によって決定された符号化ピクチャ構造の画像ブロックに対してのみ複雑な動き推定を行うため、従来より複雑な動き推定の回数を減らすことができる。

5 請求項29に記載の画像符号化装置では、請求項28において、複雑予測部は、決定された符号化ピクチャ構造を有する各ブロックに対して、複雑なインター 予測又は複雑なイントラ予測を行う。

この装置では、インター予測又はイントラ予測のいずれかで圧縮率が向上する 画像ブロックに対しても、圧縮効率を向上させることができる。

10 請求項30に記載の画像符号化装置では、請求項29において、複雑なインター 一予測は、非整数画素精度のインター予測である。

この装置では、非整数画素精度のインター予測を用いて複雑なインター予測を 行うことが可能となる。

請求項31に記載の集積回路は、請求項28~30のいずれかに記載の画像符 15 号化装置を含む。

この集積回路により、請求項28~30のいずれかに記載の画像符号化装置と同様の効果を得ることができる。

請求項32に記載の符号化モード決定方法は、画像ブロックの符号化モードを複数候補の中から少なくとも1つに決定する符号化モード決定方法であって、簡易動き推定ステップと、符号化モード選択ステップと、複雑動き推定ステップと、符号化モード決定ステップとを備えている。簡易動き推定ステップは、各符号化モードによってそれぞれ得られる画像ブロックのパーティションである小ブロックに対する簡易な動き推定に基づいて、各符号化モードの符号化コストを導出する。符号化モード選択ステップは、簡易動き推定ステップによって導出された符号化コストに基づいて、複数の符号化モードから一部の符号化モードを選択する。複雑動き推定ステップは、一部の符号化モードの少なくとも一部の符号化モードによって得られる小ブロックに対する複雑な動き推定に基づいて、各符号化モードの符号化コストを導出する。符号化モード決定ステップは、複雑動き推定ステップによって導出された符号化コストに基づいて、画像ブロックの符号化モ

# ードを決定する。

5

10

15

20

25

この方法では、簡易動き推定ステップにより得られた符号化コストから符号化モード選択ステップが符号化モードの絞り込みを行う。さらに、絞り込んだ符号化モードの小ブロックに対して、複雑動き推定ステップが複雑な動き推定を行う。ここで、複雑な動き推定は、例えば、フィルタを適用する必要があるなどの理由により、簡易な動き推定に比して処理量が多いが、この方法では、符号化モードの決定に際して全ての小ブロックについて複雑な動き推定を行う必要が無い。このため、複雑な動き推定の回数を削減でき、符号化モード決定の処理量を低減することが可能となる。また、必要な小ブロックには複雑な動き推定を行うため、適切な符号化効率の符号化モードを決定することが可能となる。

請求項33に記載の符号化モード決定方法は、画像ブロックの符号化モードを決定する符号化モード決定方法であって、インター予測ステップと、符号化ピクチャ構造決定ステップと、イントラ予測ステップと、符号化予測方式決定ステップとを備えている。インター予測ステップは、画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの各ブロックについてインター予測を行って、符号化コストを導出する。符号化ピクチャ構造決定ステップは、インター予測ステップによる符号化コストに基づいて、画像ブロックの符号化ピクチャ構造を決定する。イントラ予測ステップは、決定された符号化ピクチャ構造を有する各ブロックについてイントラ予測を行って、符号化コストを導出する。符号化予測方式決定ステップは、インター予測による符号化コストとイントラ予測による符号化コストを比較して、決定された符号化ピクチャ構造を有する画像ブロックの各ブロックに対する符号化予測方式を決定する。

この方法では、イントラ予測ステップは符号化ピクチャ構造決定ステップによって決定された符号化ピクチャ構造の各ブロックについてのみイントラ予測を行うため、イントラ予測ステップはフィールド構造ブロックおよびフレーム構造ブロックの全てについてイントラ予測を行う必要がない。このように処理負荷の高いイントラ予測の回数を減らすことができるため、画像ブロックの符号化予測方式を決定するための処理負荷を削減できる。

請求項34に記載の符号化モード決定方法は、画像ブロックの符号化モードを

決定する符号化モード決定方法であって、簡易動き推定ステップと、符号化ピクチャ構造決定ステップとを備えている。簡易動き推定ステップは、画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックのそれぞれのブロックに対して簡易な動き推定によって符号化コストを導出する。符号化ピクチャ構造決定ステップは、簡易動き推定ステップによる符号化コストに基づいて、画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの符号化コストを比較し、符号化ピクチャ構造を決定する。

この方法では、簡易な動き推定に基づいて、画像ブロックの符号化モード(具体的には、符号化ピクチャ構造)を決定する。このため、符号化モードを決定するための処理量を軽減することが可能となる。

請求項35に記載の符号化モード決定プログラムは、コンピュータに以下の方 法を行わさせる。符号化モード決定方法は、画像ブロックの符号化モードを複数 候補の中から少なくとも1つに決定する符号化モード決定方法であって、簡易動 き推定ステップと、符号化モード選択ステップと、複雑動き推定ステップと、符 号化モード決定ステップとを備えている。簡易動き推定ステップは、各符号化モ 15 ードによってそれぞれ得られる画像ブロックのパーティションである小ブロック に対する簡易な動き推定に基づいて、各符号化モードの符号化コストを導出する 。符号化モード選択ステップは、簡易動き推定ステップによって導出された符号 化コストに基づいて、複数の符号化モードから一部の符号化モードを選択する。 複雑動き推定ステップは、一部の符号化モードの少なくとも一部の符号化モード 20 によって得られる小ブロックに対する複雑な動き推定に基づいて、各符号化モー ドの符号化コストを導出する。符号化モード決定ステップは、複雑動き推定ステ ップによって導出された符号化コストに基づいて、画像ブロックの符号化モード を決定する。

25 このプログラムでは、簡易動き推定ステップにより得られた符号化コストから 符号化モード選択ステップが符号化モードの絞り込みを行う。さらに、絞り込ん だ符号化モードの小ブロックに対して、複雑動き推定ステップが複雑な動き推定 を行う。ここで、複雑な動き推定は、例えば、フィルタを適用する必要があるなどの理由により、簡易な動き推定に比して処理量が多いが、このプログラムでは、

25

符号化モードの決定に際して全ての小ブロックについて複雑な動き推定を行う必要が無い。このため、複雑な動き推定の回数を削減でき、符号化モード決定の処理量を低減することが可能となる。また、必要な小ブロックには複雑な動き推定を行うため、適切な符号化効率の符号化モードを決定することが可能となる。

請求項36に記載の符号化モード決定プログラムは、コンピュータに以下の方 5 法を行わさせる。符号化モード決定方法は、画像ブロックの符号化モードを決定 する符号化モード決定方法であって、インター予測ステップと、符号化ピクチャ 構造決定ステップと、イントラ予測ステップと、符号化予測方式決定ステップと を備えている。インター予測ステップは、画像ブロックのフィールド構造ブロッ 10 クおよびフレーム構造ブロックの各ブロックについてインター予測を行って、符 号化コストを導出する。符号化ピクチャ構造決定ステップは、インター予測ステ ップによる符号化コストに基づいて、画像ブロックの符号化ピクチャ構造を決定 する。イントラ予測ステップは、決定された符号化ピクチャ構造を有する各ブロ ックについてイントラ予測を行って、符号化コストを導出する。符号化予測方式 15 決定ステップは、インター予測による符号化コストとイントラ予測による符号化 コストを比較して、決定された符号化ピクチャ構造を有する画像ブロックの各ブ ロックに対する符号化予測方式を決定する。

このプログラムでは、イントラ予測ステップは符号化ピクチャ構造決定ステップによって決定された符号化ピクチャ構造の各ブロックについてのみイントラ予測を行うため、イントラ予測ステップはフィールド構造ブロックおよびフレーム構造ブロックの全てについてイントラ予測を行う必要がない。このように処理負荷の高いイントラ予測の回数を減らすことができるため、画像ブロックの符号化予測方式を決定するための処理負荷を削減できる。

請求項37に記載の符号化モード決定プログラムは、コンピュータに以下の方法を行わさせる。符号化モード決定方法は、画像ブロックの符号化モードを決定する符号化モード決定方法であって、簡易動き推定ステップと、符号化ピクチャ構造決定ステップとを備えている。簡易動き推定ステップは、画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックのそれぞれのブロックに対して簡易な動き推定によって符号化コストを導出する。符号化ピクチャ構造決定ス

テップは、簡易動き推定ステップによる符号化コストに基づいて、画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの符号化コストを比較し、符号化ピクチャ構造を決定する。

このプログラムでは、簡易な動き推定に基づいて、画像ブロックの符号化モード(具体的には、符号化ピクチャ構造)を決定する。このため、符号化モードを 決定するための処理量を軽減することが可能となる。

以上、本発明では、より少ない処理量で適切な符号化モードの選択を可能とさせる符号化モード決定装置、画像符号化装置、符号化モード決定方法、および符号化モード決定プログラムを提供することができる。

10

### (図面の簡単な説明)

図1は、本発明の一実施形態に係る画像符号化装置の構成図である。

図2は、本発明に係る動き推定部の処理フローチャートである。

図3は、本発明に係る動き推定部の処理フローを示す図である。

15 図4は、本発明に係る分割候補選択部による分割候補の選択方法を示す図である。

図5は、フルペル予測部の処理フローを示す図である。

図6は、フルペル予測部の処理フローを示す図である。

図フは、フルペル予測部の処理フローの変形例を示す図である。

20 図8は、フルペル予測部の処理フローの変形例を示す図である。

図9は、フルペル予測部及び分割候補選択部の処理フローの変形例を示す図である。

図10は、符号化コスト換算部と分割候補選択部による符号化コスト換算及び 分割候補の選択方法を示す図である。

25 図11は、フルペル予測部と符号化コスト換算部の処理フローの変形例を示す 図である。

図12は、本発明の第1実施形態にかかる処理フローチャートである。

図13は、本発明の第1実施形態に係るサブペル予測部の処理フローチャートである。

- 図14は、サブペル予測の一処理量配分例を示す図である。
- 図15は、サブペル予測の一処理量配分例を示す図である。
- 図16は、本発明の第2実施形態に係る画像符号化装置の構成図である。
- 図17は、イントラ予測部、動き推定部、符号化モード決定部の処理フローを 5 示す図である。
  - 図18は、本発明の第2実施形態にかかる処理フローチャートである。
  - 図19は、本発明の第3実施形態に係る画像符号化装置の構成図である。
  - 図20は、イントラ予測部、動き推定部、符号化モード決定部の処理フローを 示す図である。
- 10 図21は、コンテンツ供給システムの全体構成を示すブロック図である。
  - 図22は、動画像符号化方法、動画像復号化方法を用いた携帯電話の例である。
  - 図23は、携帯電話のブロック図である。
  - 図24は、ディジタル放送用システムの例である。
  - 図25は、従来のマクロブロックの分割方法候補を示す図である。
- 15 型26は、従来のマクロブロックの分割方法候補による符号化ピクチャと参照 ピクチャとの関係を示す図である。
  - 図27は、従来のマクロブロックの予測方向を示す図である。
  - 図28は、従来の動き推定の処理フローを示す図である。
  - 図29は、従来の動き推定の処理フローを示す図である。
- 20 図30は、MPEG-4AVCにおける画像ブロックペアの概念を説明するための図である。
  - 図31は、従来の符号化ピクチャ構造決定及び符号化予測方式決定の処理フローを示す図である。
- 図32は、従来技術ではないが、MPEG-4AVCに従来の技術を適用した 25 と想定した場合の符号化ピクチャ構造決定及び符号化予測方式決定の処理フロー を示す図である。

(発明を実施するための最良の形態)

[第1実施形態]

10

20

25

図1~図15を用いて、本発明の第1実施形態としてのエンコーダについて説明する。

図1は、本発明の第1実施形態としてのエンコーダ1の構造を説明するブロック図である。エンコーダ1は、例えば、入力画像信号30をMPEG-4符号化し、符号化画像信号31として出力する画像符号化装置であり、パーソナルコンピュータ(PC)、携帯電話などにおいて備えられる。

〈エンコーダ1の構成〉

図1に示すエンコーダ1は、入力画像信号30のイントラ予測を行うイントラ 予測部2と、入力画像信号30のインター予測を行うインター予測部3と、イントラ予測およびインター予測の予測結果を切り換える切換部4と、切換部4の出力を符号化して符号化画像信号31を出力する符号化部5と、入力画像信号30のローカルデコード信号32を作成する参照画像作成部6とを備えている。

イントラ予測部2は、入力画像信号30を画像ブロック毎にイントラ予測し、 イントラ予測画像との差分信号を切換部4に出力する。

15 インター予測部3は、入力画像信号30を第1の入力とし、ローカルデコード 信号32を第2の入力として、インター予測結果を切換部4に出力する。さらに、 インター予測部3は、インター予測結果のうち、動きベクトルなど符号化にかか る情報を第2の出力として符号化部5に出力する。

インター予測部3は、入力画像信号30を第1の入力、ローカルデコード信号32を第2の入力とし、動き推定を行う動き推定部10と、動き推定部10の出力を第1の入力、ローカルデコード信号32を第2の入力とし、予測画像を出力する予測画像作成部11と、入力画像信号30を第1の入力、予測画像作成部11の出力を第2の入力とする減算部12とから構成されている。また、動き推定部10の出力のうち、動きベクトルや符号化モードなどの符号化情報は、後述する可変長符号化部22の入力にも与えられる。

動き推定部10は、主に、フルペル予測部13と、分割方法候補選択部14と、 サブペル予測部15と、分割方法決定部16とを備えている(動作については、 後述)。

切換部4は、イントラ予測結果を第1の入力、インター予測結果を第2の入力

15

20

とし、いずれかの入力を符号化部5に出力する。

符号化部5は、切換部4の出力を第1の入力とし、DCT (Discrete Cosine Transform) 部20、量子化部21、可変長符号化部22を通して符号化画像信号31を出力する。

参照画像作成部6では、逆量子化部23には量子化部21の出力が入力され、 逆量子化部23の出力は、逆DCT部24を通して、加算部25の第1の入力に 与えられる。加算部25は、予測画像作成部11の出力を第2の入力とし、加算 結果をメモリ26に出力する。メモリ26は、予測画像作成部11の第2の入力 と動き推定部10の第2の入力にローカルデコード信号32を出力する。

10 〈エンコーダ1の動作〉

次に、エンコーダ1の動作について説明する。まず、入力画像信号30は、符号化処理の基本単位である画像ブロックを単位として入力されている。

イントラ符号化される画像ブロックは、イントラ予測部2において、同一ピクチャ内の他の画像ブロックの画素係数を用いてイントラ予測される。イントラ予測された画像ブロックは、DCT部20において離散コサイン変換(DCT)を施され、量子化部21において量子化され、可変長符号化部22において可変長符号化される。

一方、量子化部21において量子化されたDCT係数は、逆量子化部23において逆量子化され、逆DCT部24において逆DCTされ、ローカルデコードされ、ローカルデコード信号32としてメモリ26に記憶される。このメモリ26に記憶されたローカルデコード信号32は、インター予測部3において画像ブロックがインター符号化される際に使用される。

インター符号化される画像ブロックは、動き推定部 1 Oにおいて、動き推定される。ここで、動き推定部 1 Oの詳しい動作については後述する。

25 予測画像作成部11は、動き推定部10の動き推定の結果と、メモリ26に記憶されたローカルデコード信号32とに基づいて、予測画像を作成する。減算部12は、画像ブロックと作成された予測画像との差分から差分画像ブロックを求める。差分画像ブロックは、DCT部20において離散コサイン変換を施され、量子化部21において量子化される。離散コサイン変換および量子化された差分

15

画像ブロックは、動き推定の結果などとともに可変長符号化部22において可変 長符号化される。

〈動き推定部10の動作〉

動き推定部10は、画像ブロックの符号化コストを最小とする画像ブロックの 5 符号化モード(画像ブロックの分割方法、予測方向など)を決定するとともに、 動きペクトルの導出を行う。

図2を用いて、動き推定部10の特徴について説明する。動き推定部10は、画像ブロックの全てのパーティションサイズおよび動き推定の際の全ての参照ピクチャに対して、整数画素精度の動き推定を行う(ステップS701~S703)。さらに、整数精度の動き推定の結果に基づいて、符号化コストを小さくするパーティションサイズと参照ピクチャとの候補を選択し、選択された候補に対して非整数画素精度の動き推定を行う(ステップS704)。

これにより、全てのパーティションサイズおよび全ての参照ピクチャに対して 非整数画素精度の動き推定を行う必要なく、符号化の際のパーティションサイズ および参照ピクチャを決定するための処理量を低減することが可能となる。また 、選択された候補に対しては非整数画素精度の動き推定を行うため、適切な符号 化効率を実現することが可能となる。

図3を用いて、動き推定部10の動作についてさらに説明を加える。

図3は、画像ブロックについての符号化モード決定の処理フローを示すブロック図である。図3の画像ブロックについての符号化モード決定の処理フローは、フルペル予測部13により実行されるフルペル予測ステップS41と、分割方法候補選択部14により実行される分割方法候補選択ステップS42と、サブペル予測部15により実行されるサブペル予測ステップS43と、分割方法決定部16により実行される分割方法決定ステップS44とから構成されている。

25 フルペル予測ステップS41は、小ブロックフルペル予測ステップS45と、 予測方向選択ステップS46と、符号化コスト導出ステップS47とを備えてい る。

小ブロックフルペル予測ステップS45は、16×16の画像ブロックを4種類の分割方法候補により分割した $M \times N$  ((M, N) = (16, 16), (16,

25

8), (8, 16), (8, 8))の小ブロックSb1~Sb9 (図25参照)のそれぞれに対して、整数画素精度の動き推定を行い、小ブロック毎の符号化コストおよび動きベクトルを導出する。具体的には、それぞれの小ブロックSb1~Sb9に対して、前方向予測ステップS451~S454および後方向予測ステップS455~S458が行われている。すなわち、前方向予測ステップS451~S454および後方向予測ステップS455~S458では、それぞれの分割方法候補により分割された小ブロックの個数に応じた回数の処理が行われている。図3では、この回数を処理ブロックからの矢印の本数で表している。

予測方向選択ステップS46は、フルペル予測ステップS45によって導出された符号化コストに基づいて、複数の符号化モードから一部の符号化モードを選択する。予測方向選択ステップS46は、具体的には、前方向予測ステップS451~S454の符号化コストと後方向予測ステップS455~S458の符号化コストとを比較して、小ブロック毎の符号化コストを小さくする予測方向(ピクチャ参照方向)を選択する。

15 一符号化コスト導出ステップS47は、予測方向選択ステップS46が選択した 予測方向の符号化コストを分割方法候補毎に合計し、画像ブロック単位での符号 化コストを導出する。ここでは、フルペル予測ステップS45が各小ブロックご とに符号化コストが低いピクチャ参照方向を選択しているため、各分割方法候補 ごとの符号化モードにおいて最も符号化コストが低い小ブロックの組み合わせが 20 可能となる。

分割方法候補選択ステップS42は、符号化コスト導出ステップS47が導出 した画像ブロック単位での符号化コストを比較し、符号化コストが小さい2種類 の分割方法候補を選択する。

サブペル予測ステップS43は、分割方法候補選択ステップS42において選択された2種類の分割方法候補により分割された小ブロックのそれぞれについて、非整数画素精度の動き推定を行う。ここで、非整数画素精度の動き推定は、図28を用いて説明したサブペル予測ステップS301と同様に行われる。すなわち、選択された2種類の分割方法候補により分割された小ブロックのそれぞれについて、小ブロックフルペル予測ステップS45で導出された動きベクトルに基づい

て、非整数画素精度の動き推定を行う。また、サブペル予測ステップS43では、 小ブロックのそれぞれについて、前方向予測ステップS431, S434と、後 方向予測ステップS432, S435と、双方向予測ステップS433, S43 6とが行われる。この結果、それぞれの小ブロックについて、3種類の予測方向 についての符号化コストが導出される。また、前方向予測ステップS431, S 434と、後方向予測ステップS432, S435と、双方向予測ステップS4 33, S436は、選択された2種類の分割方法候補により分割された小ブロッ クの個数に応じた回数の処理が行われている。

分割方法決定ステップS44は、分割方法候補選択ステップS42において選 10 択された2種類の分割方法候補により分割されたそれぞれの小ブロックについて 最小となる符号化コストから、小ブロックごとの予測方向を決定するとともに、 画像ブロック単位での符号化コストを導出する。さらに、導出された画像ブロック単位での符号化コストを 2種類の分割方法候補について比較し、最小の符号化コストを有する分割方法候補を画像ブロックの分割方法として決定する。また、 15 同時に小ブロックについての動きベクトルが得られる。

図4を用いて、フルペル予測ステップS41と分割方法候補選択ステップS42との処理について詳しい説明を加える。なお、上述の様に、フルペル予測ステップS41は、小ブロックフルペル予測ステップS45と、予測方向選択ステップS46と、符号化コスト導出ステップS47とを備えている。

20 小ブロックフルペル予測ステップS45は、小ブロックSb1~Sb9の全てに対して、整数画素精度の前方向予測(図4では、fwと記載)と後方向予測(図4では、bwと記載)を行い、それぞれの参照方向に対する符号化コストを導出する。図4では、それぞれの符号化コストを例示している。例えば、小ブロックSb2では、前方向予測の符号化コストが(21)、後方向予測の符号化コストが(21)、

予測方向選択ステップS46は、小ブロック毎に前方向予測と後方向予測との符号化コストを比較して、符号化コストがより小さい予測方向を選択する。例えば、小ブロックSb2では、前方向予測が選択される。

10

15

20

符号化コスト導出ステップS47は、予測方向選択ステップS46が選択した 小ブロック毎の符号化コストから画像ブロック単位での符号化コストを導出する。 例えば、16×8の分割方法について、小ブロックSb2では、前方向予測が選 択され、小ブロックSb3では、後方向予測が選択されているため、16×16 の画像ブロック単位での符号化コストは、(41)となる。

分割方法候補選択ステップS42では、フルペル予測ステップS41により導出された画像ブロック単位での符号化コストを分割方法候補毎に比較し、符号化コストが小さい2種類の分割方法候補を選択する。図4では、16×16の分割方法(符号化コスト(40)) および16×8の分割方法(符号化コスト(41)) が分割方法候補として選択される。

〈エンコーダ1の効果〉

エンコーダ1では、フルペル予測ステップS41により得られた符号化コストから分割方法候補選択ステップS42が分割方法候補の絞り込みを行う。さらに、絞り込んだ分割候補の小ブロックに対して、サブペル予測ステップS43がサブペル予測を行う。ここで、サブペル予測はフィルタを適用する必要があってフルペル予測に比して処理量が多いが、この装置では、符号化モードの決定に際して全ての小ブロックSb1~Sb9についてサブペル予測を行う必要が無い。このため、サブペル予測の回数を削減でき、符号化モード決定の処理量を低減することが可能となる。また、必要な小ブロックにはサブペル予測を行うため、適切な符号化効率の符号化モードを決定することが可能となる。

〈エンコーダ1の変形例〉

本発明はかかる上記実施形態に限定されるものではなく、本発明の範囲を逸脱することなく種々の変形又は修正が可能である。

(1) フルペル予測部13の変形例

25 (1-1)

上記実施形態では、フルペル予測ステップS41を実行するフルペル予測部13は、それぞれの小ブロックSb1~Sb9に対して、前方向予測ステップS451~S458を実行すると説明

25

した(以下、第1フルペル予測方法という)。この場合は、双方向予測を行わないため、処理量を削減でき、フルペル予測の処理時間を短縮できる。

ここで、フルペル予測ステップS41は、さらに双方向予測を実行し符号化コストを導出するものであっても良い(以下、第2フルペル予測方法という)。この場合は、双方向予測を行うため、フルペル予測の精度を向上させることが可能となる。このため、より適切な符号化モードを選択することが可能となる。また、前方向予測ステップS451~S454および後方向予測ステップS455~S458により導出された符号化コストから双方向予測を実行した場合の符号化コストを推定するものであっても良い(以下、第3フルペル予測方法という)。この装置では、双方向予測の予測結果を推定するため、フルペル予測部13では、双方向予測を行う必要はなく、処理量を低減することが可能となる。また、予測結果をフルペル予測部13による符号化コストに反映させることにより、双方向予測を行った場合と同様の効果を簡易に得ることが可能となる。このため、符号化効率を簡易に向上させることが可能となる。

15 図5を用いて、16×16の画像ブロックを2つに分割した8×16の小ブロックSb4および小ブロックSb5(図25参照)に対して実行される第1~第3フルペル予測方法について説明する。

図5 (a) は、第1フルペル予測方法について説明する処理フローである。第1フルペル予測方法では、小ブロックSb4,Sb5に対する前方向予測ステップS453および後方向予測ステップS457とが行われ、小ブロックSb4,Sb5についての前方向予測ステップS453による符号化コストC4f,C5fと、小ブロックSb4,Sb5についての後方向予測ステップS457による符号化コストC4b,C5bとが導出される。導出された符号化コストC4f,C5f,C4b,C5bは、小ブロックごとの予測方法選択ステップS46である小ブロック予測方法選択ステップS463(図3参照)において、小ブロックごとに比較され、小さい符号化コストを有する予測方向が選択される。より具体的には、小ブロック予測方法選択ステップS463内の比較ステップS463aにおいて、小ブロックSb5についての符号化コストC4fとC4bとが比較され、比較ステップS463bにおいて、小ブロックSb5についての符号化コス

10

トC5fとC5bとが比較され、それぞれの小ブロックについて、より小さい符号化コストを有する予測方向が選択される。

図5(b)は、第2フルペル予測方法について説明する処理フローである。第1フルペル予測方法との違いは、双方向予測ステップS459が行われる点である。例えば、小ブロックSb4について、前方向予測ステップS453および後方向予測ステップS457で検出された動きベクトルであるMV4fとMV4bとを利用した予測が行われる。具体的には、MV4fおよびMV4bが示す参照ピクチャ上の参照領域を平均して予測画像とし、双方向予測ステップS459の符号化コストC4gが導出される。小ブロックSb5についても同様に、MV5fとMV5bとを利用して、符号化コストC5gが導出される。

導出された双方向予測ステップS459の符号化コストC4g, C5gは、小ブロック予測方法選択ステップS463の変形例としての小ブロック予測方法選択ステップS465において、前方向予測ステップS453および後方向予測ステップS457の符号化コストC4f, C5f, C4b, C5bと比較される。

15 具体的には、比較ステップS465aにおいて、小ブロックSb4についての符号化コストC4f, С4b, С4gが比較され、比較ステップS465bにおいて、小ブロックSb5についての符号化コストC5f, С5b, С5gが比較される。この結果、それぞれの小ブロックについての最小の符号化コストを有する予測方向が選択される。

20 第2フルペル予測方法では、小ブロックについてより正確な動き検出が可能と なり、符号化効率の向上が期待できる。

図5 (c)は、第3フルペル予測方法について説明する処理フローである。第 1フルペル予測方法との違いは、双方向予測を行った場合の符号化コストの符号 化コスト推定ステップS468が行われる点である。

25 符号化コスト推定ステップS468は、前方向予測ステップS453 および後方向予測ステップS457の符号化コストC4f, С5f, С4b, С5bから、双方向予測を行った場合の符号化コストの推定値である推定符号化コストC4h およびС5hを導出する。具体的には、小ブロックSb4についての符号化コストC4fとC4bとが「近い値」のときに、推定符号化コストC4hは、符号化

コストC4fとC4bとの小さい方よりも少しだけ小さい、例えば、小さい方の値の9割の値など、と推定される。

ここで、「近い値」とは、例えば、式abs([C4f] - [C4b])\*K <abs(abs([C4f]) + abs([C4b])が真の時に、符号化コ ストC4fとC4bとが「近い値」と判定される。ここで、 [C4f]、 [C4 b] は、符号化コストC4f, C4bの値を示し、Kは、所定の定数である。

さらに、推定符号化コストC4h, C5hは、比較ステップS463a, S463bの変形例としての比較ステップS466a, S466bにおいて、符号化コストC4f, C5f, C4b, C5bと比較される。具体的には、比較ステップS466aにおいて、推定符号化コストC4hおよび符号化コストC4f, C4bの比較が行われ、比較ステップS466bにおいて、推定符号化コストC5hおよび符号化コストC5f, C5bの比較が行われる。この結果、それぞれの小ブロックについての最小の符号化コストを有する予測方向が選択される。

第3フルペル予測方法では、双方向予測を行う必要はなく、処理量を低減することが可能となる。また、双方向予測を行った場合と同様の効果を簡易に得ることが可能となる。このため、符号化効率を簡易に向上させることが可能となる。

(1-2)

10

15

20

25

上記実施形態において、小ブロックフルペル予測ステップS45と予測方向選択ステップS46とは、逐次処理されるものであっても、並列処理されるものであってもよい。

図6を用いて、16×16の画像ブロックを1つに分割した16×16の小ブロックSb1(図25参照)に対する小ブロックフルペル予測ステップS45と 予測方向選択ステップS46との処理順序について説明する。

図6(a)は、小ブロックフルペル予測ステップS45と予測方向選択ステップS46とを逐次処理する場合の処理フローを示している。詳しい説明は、図3を用いて上記実施形態において行ったので省略する。

図6(b)は、小ブロックフルペル予測ステップS45と予測方向選択ステップS46とを並列処理する場合の処理フローを示している。ここでは、前方向予測ステップS451と後方向予測ステップS455とそれぞれの符号化コストの

10

比較が並列実行される。具体的には、エンコーダ1のメモリ26に前方向予測ステップS451および後方向予測ステップS455のために2枚の参照ピクチャを格納し、並列に動き推定および符号化コスト計算を実行する。最初の数回のコスト計算の最良値を比較し、符号化コストが大きい参照方向の動き推定を打ち切る。

通常、動き推定では、有望な探索開始位置と、その周辺について符号化コスト 計算を行い、その中で一番良い候補を選択する。この際、符号化コストの計算は、 10回から1000回は行われる。本発明の場合、予測方向の選択に不必要な動 き推定処理を途中で打ち切ることができ、フルペル予測の処理量を削減すること が可能となる。

ここで、メモリ26の割り当て量を、1枚の参照ピクチャを格納する場合と同じにするため、画素情報の間引かれた2枚の参照ピクチャを用いて、動き推定することとしても良い。

また、小ブロックフルペル予測ステップS45と予測方向選択ステップS46
15 とは、それぞれの小ブロックごとに並列処理されるだけでなく、全ての小ブロックについて並列処理されるものであっても良い。

図7を用いて、16×16の画像ブロックを4種類の分割方法で分割した場合の全ての小ブロックSb1~Sb9に対する、小ブロックフルペル予測ステップS45と予測方向選択ステップS46との処理順序について説明する。

20 図7では、全ての小ブロックSb1~Sb9に対する、小ブロックフルペル予測ステップS45と予測方向選択ステップS46とが並列実行されている。また、図6(b)を用いて説明したように、それぞれの小ブロックごとに、不必要な予測方向への動き推定の処理が打ち切られる。さらに、小ブロックごとの符号化コストの比較により、符号化コストが小さくならない小ブロックについての動き推定の処理が打ち切られる。

すなわち、小ブロックごとに、不要な予測方向への動き推定処理を打ち切るだけでなく、分割方法の選択に不要な小ブロックへの動き推定処理も打ち切ることが可能となる。これにより、不必要な動き推定処理をさらに削減することが可能となる。

(1-3)

10

15

20

25

上記実施形態において、小ブロックフルペル予測ステップS45と予測方向選択ステップS46とは、小ブロックごとに逐次処理されるものであってもよい。

図8を用いて、16×16の画像ブロックを2つに分割した16×8の小ブロックSb2, Sb3(図25参照)に対する小ブロックフルペル予測ステップS45と予測方向選択ステップS46との処理順序について説明する。

小ブロックフルペル予測ステップS45と予測方向選択ステップS46とが逐次処理される場合(図8(a)参照)、前方向予測ステップS452、後方向予測ステップS456、および小ブロックごとの予測方法選択ステップS46である小ブロック予測方法選択ステップS463は、以下の順番で行われる。小ブロックSb2についての前方向予測ステップS452′、小ブロックSb2についての後方向予測ステップS456′、小ブロックSb3についての前方向予測ステップS452″、小ブロックSb3についての後方向予測ステップS456″、小ブロックSb2についての予測方法選択ステップS46である小ブロック予測方法選択ステップS462′、小ブロックSb3についての小ブロック予測方法選択ステップS462″の順である。

一方、小ブロックフルペル予測ステップS45と予測方向選択ステップS46とが、小ブロックごとに逐次処理される場合には(図8(b)参照)、まず、小ブロックSb2についての処理が行われ、その後、小ブロックSb3についての処理が行われる。すなわち、まず、小ブロックSb2についての前方向予測ステップS452′、後方向予測ステップS456′、小ブロック予測方法選択ステップS452′が行われる。その後、小ブロックSb3についての前方向予測ステップS452″、後方向予測ステップS456″、小ブロック予測方法選択ステップS462″が行われる。また、この際に、小ブロックプとの処理は、(1~2)で説明したように、並列処理されてもよい。例えば、小ブロック1についての前方向予測ステップS452″、後方向予測ステップS456″、小ブロックク測方法選択ステップS452″が並列実行されても良い。

(1-4)

図9及び図10を用いてフルペル予測部13の変形例について説明する。図9

20

25

は、画像ブロックについての符号化モード決定の処理フローを示すブロック図である。図9の画像ブロックについての符号化モード決定の処理フローは、フルペル予測部13により実行されるフルペル予測ステップS41'と、分割方法候補選択部14により実行される分割方法候補選択ステップS42'とを備えている

フルペル予測ステップS41'は、小ブロックフルペル予測ステップS45と、 符号化コスト換算ステップS66とを備えている。

小ブロックフルペル予測ステップS45は、16×16の画像ブロックを4種類の分割方法候補により分割したM×N((M,N)=(16,16),(16,8),(8,16),(8,8))の小ブロックSb1~Sb9(図25参照)のそれぞれに対して、整数画素精度の動き推定を行い、小ブロック毎の符号化コストおよび動きベクトルを導出する。具体的には、それぞれの小ブロックSb1~Sb9に対して、前方向予測ステップS451~ステップS454および後方向予測ステップS455~ステップS458が行われている。すなわち、前方向予測ステップS455~ステップS454および後方向予測ステップS455~ステップS454および後方向予測ステップS455~ステップS458では、それぞれの分割方法候補により分割された小ブロックの個数に応じた回数の処理が行われている。図9では、この回数を処理ブロックからの矢印の本数で表している。

符号化コスト換算ステップS66は、前方向予測ステップS451~ステップS454の符号化コストと後方向予測ステップS455~ステップS458の符号化コストを、それぞれ個別に、画像ブロック単位に換算する。具体的には、画像ブロック単位に換算した換算値とは、小ブロックフルペル予測ステップS45によって得られた各小ブロックの各予測符号の符号化コストに、当該パーティションの分割数を乗じた値である。

分割方法候補選択ステップS42'は、符号化コスト導出ステップS47が導出した画像ブロック単位での符号化コストを比較し、符号化コストが小さい2種類の分割方法候補を選択する。

図10を用いて、フルペル予測ステップS41'と分割方法候補選択ステップS42'との処理について詳しい説明を加える。なお、上述の様に、フルペル予

測ステップS41'は、小ブロックフルペル予測ステップS45と、符号化コスト換算ステップS66とを備えている。

小ブロックフルペル予測ステップS45は、小ブロックSb1~Sb9の全てに対して、整数画素精度の前方向予測(図10では、fwと記載)と後方向予測(図10では、bid)を行い、それぞれの参照方向に対する符号化コストを導出する。図10では、それぞれの符号化コストを例示している。例えば、小ブロックSb1では、前方向予測の符号化コストが(40)、後方向予測の符号化コストが(70)である。

符号化コスト換算ステップS66は、前方向予測ステップS451~ステップ S454の符号化コストと後方向予測ステップS455~ステップS458の符号化コストとを、それぞれ個別に、画像ブロック単位の符号化コストに換算する。 具体的には、Sb1のfw、bw、bidの符号化コストは2倍し、Sb6~Sb9のFW、bw、bidの符号化コストは4倍する。

15 上記実施形態では、図11(a)に示すように、フルペル予測ステップS4
1'を実行するフルペル予測部13は、それぞれの小ブロックSb1~Sb9に対して、前方向予測ステップS451~S454および後方向予測ステップS4
55~S458のみを実行すると説明した(以下、第1フルペル予測方法という)。ここで、フルペル予測ステップS41'は、さらに双方向予測を実行し符
20 号化コストを導出するものであっても良い(以下、第2フルペル予測方法という)。また、前方向予測ステップS451~S454および後方向予測ステップS455~S458により導出された符号化コストから双方向予測を実行した場合の符号化コストを推定するものであっても良い(以下、第3フルペル予測方法という)。

25 分割方法候補選択ステップS42'では、フルペル予測ステップS41'により導出された画像ブロック単位での符号化コストを比較し、符号化コストが小さい2種類の分割方法候補を選択する。図10では、16×16の分割方法のfw(符号化コスト(40))および16×16の分割方法のbw(符号化コスト(70))が分割方法候補として選択される。

10

15

20

25

## 〈エンコーダ1の効果〉

エンコーダ1では、分割方法候補選択ステップS42'において、フルペル予測ステップS41'が導出した画像ブロック単位での符号化コストを比較し、符号化コストが小さい2種類の分割方法候補を選択しているため、全ての小ブロックSb1~Sb9についてサブペル予測を行う必要が無い。このため、サブペル予測の回数を削減でき、処理量を低減することが可能となる。また、必要な小ブロックにはサブペル予測を行うため、符号化効率を維持することが可能となる。

特に、この実施形態では、前記実施形態とは異なり、分割方法候補選択ステップS42'までに各分割方法の予測方向が絞り込まれておらず、すなわち各分割方法の各予測方向ごとにそれぞれ符号化コストが分割方法候補選択ステップS42'での比較の対象となっている。言い換えると、フルベル予測部13が小ブロックのピクチャ参照方向ごとの符号化コストを画像ブロック単位に換算して符号化モードを導出するため、一つの小ブロックにおいて異なるピクチャ参照方向の符号化モードも分割方法候補選択ステップS42での比較対象となる。そのため、図10に示す実施形態の画像ブロック場合は、最小の符号化コストである16×16の分割方法のfw(符号化コスト(40))および16×16の分割方法のbw(符号化コスト(70))が2種類の分割方法候補として選択される。この実施形態の画像ブロックに対して前記実施形態の装置を適用した場合は、フルペル予測ステップS41において16×16の分割方法についてはbwが放棄されるため、例えば第2候補として16×8分割(sb2がbidで、sb3がbidであり、符号化コストが77)が選択されてしまう。

なお、図11(b)に示すように、符号化コスト換算ステップS66を小ブロックフルペル予測ステップS45内で行ってもよい。例えば、符号化換算処理は2倍や4倍といった簡単な計算であるため、小ブロックフルペル予測ステップS45中に1探索位置ごとに算出してもよいし、小ブロックフルペル予測ステップS45後に求めてもよい。

# (2) 分割方法候補選択部14の変形例

分割方法候補選択ステップS42が選択する分割方法候補は、2種類に限られない。4種類の分割方法候補のうち、1~3種類の分割方法候補を選択するものであれば良い。

(3) サブペル予測部15の変形例

5 (3-1)

25

上記実施形態では、サブペル予測ステップS43は、分割方法候補選択ステップS42において選択された2種類の分割方法候補により分割された小ブロックのそれぞれについて、前方向予測、後方向予測、および双方向予測の3種類の予測方向へのサブペル予測を行うと説明した。

10 ここで、サブペル予測ステップS43は、フルペル予測ステップS41の動き 推定の結果に基づいて、各分割候補において3種類の予測方向のうち実際に行う ものを決定し、決定したものについてのみサブペル予測を行っても良い。これに ついて、図12を用いて説明する。

まず、フルペル予測ステップS41は、それぞれのパーティションに対する前 方向および後方向の整数画素精度の動き推定を行う。分割方法候補選択ステップ S42は、フルペル予測ステップS41の整数画素精度の動き推定に基づいて、 分割方法候補を選択する。さらに、サブペル予測ステップS43は、分割方法候 補選択ステップS42で選択された分割方法候補により分割された小ブロックに ついてのサブペル予測の予測方向を判断する。

20 より具体的には、以下の3つのケースにより予測方向が判断される。

第1のケースは、前方向予測の符号化コストと後方向予測の符号化コストとが ほぼ一致する場合である。この場合、前方向予測、後方向予測、および双方向予 測の3種類の予測方向について、非整数画素精度の動き推定が実行される。また、 この場合に、前方向予測および後方向予測の2種類の予測方向についてのみ、非 整数画素精度の動き推定が実行されてもよい。

第2のケースは、第1のケース以外で、前方向予測の符号化コストが後方向予測の符号化コストよりも小さい場合である。この場合、前方向予測による非整数画素精度の動き推定が実行され、後方向予測および双方向予測による非整数画素精度の動き推定は実行されない。

第3のケースは、第1のケース以外で、前方向予測の符号化コストが後方向予 測の符号化コストよりも大きい場合である。この場合、後方向予測による非整数 画素精度の動き推定が実行され、前方向予測および双方向予測による非整数画素 精度の動き推定は実行されない。

5 第2及び第3のケースのように前方向予測と後向予測の符号化コストが異なる 場合は符号化コストが小さい方のみを選択するのは、一方の符号化コストが大き い場合は双方向予測で符号化コストが小さくなることが期待できないからである。 以上に述べたように、上記3つのケースの判断により、必要な参照方向を参照 して非整数画素精度の動き推定を実行することが可能であるため、サブペル予測 10 の処理量を削減でき、サブペル予測の処理時間を短縮可能となる。

(3-2)

15

20

上記(3-1)の判断に加えて、サブペル予測ステップS43は、分割方法候 補選択ステップS42において選択された分割方法候補のうちのさらに一部の分 割方法候補に対してサブペル予測を行うものであってもよい。すなわち、この場 合は、分割方法候補選択ステップS42において選択された分割方法候補でもサ ブペル予測が行われないものが発生する。つまり、複数の符号化モードから選択 された一部の符号化モードの全部についてサブペル予測を行う必要がなく、処理 量を削減できる。また、処理量を一定に保つように一部の符号化モードのうちの 少なくとも一部の符号化モードを選択することも可能となる。

例えば、上記(3-1)で判断された予測方向に基づいて、サブペル予測の対 象となる小ブロックごとの必要処理量が推定される。さらに、画像ブロック全体 についての必要処理量の合計が、画像ブロックのサブペル予測に割り当てられた 処理余裕量を超えないように、サブペル予測を行う小ブロックの候補を絞り込む 。このため、サブペル予測ステップS43は分割方法候補選択ステップS42に 25 よって選択された符号化モード(具体的には、分割方法候補)の全てを選択しな いこともあり得るが、その場合でも符号化コストが低い分割方法候補は選択され ているため問題が少ない。

より具体的には、図13のサブペル予測の動作処理フローを用いて説明する。 なお、説明の都合上、16×16の小ブロックSb1の1予測方向あたりの必要

処理量を [4]、16×8,8×16の小ブロックSb2~Sb5の必要処理量をそれぞれ [2]、8×8の小ブロックSb6~Sb9の必要処理量をそれぞれ [1]として説明を行う。小ブロックの1予測方向あたりのサブペル予測の必要処理量は、小ブロックの画素数に比例するためである。

処理は、画像ブロック単位で行われる(ステップS30~ステップS37)。 まず、16×16の画像ブロックのサブペル予測に割り当てられた処理量が処理 余裕量として設定される(ステップS30)。次に、分割方法候補毎の処理が行 われる(ステップS31~ステップS37)。

分割方法候補毎の処理は、分割方法候補選択ステップS42において選択され 10 た分割方法候補のうち、フルペル予測による符号化コストが小さいものから順番 に行われる。まず、(3-1)で説明した方法により、小ブロックごとのサブペ ル予測の予測方向が選択され、小ブロックごとのサブペル予測の必要処理量が推 定される。さらに、推定された小ブロックごとの必要処理量は、分割方法候補単 位で合計され、分割方法候補全体の必要処理量が算出される(ステップS31)。 15 「例えば、16×8の小ブロックSb2に対して、1方向の予測方向が選択され た場合には(例えば、(3-1)の第2のケースまたは第3のケース)、小ブロ ックSb2の1予測方向あたりの必要処理量 [2]に、予測方向から定まる定数 [1]を乗じた値[2]が小ブロックSb2の必要処理量として算出される。ま た、3方向の予測方向が選択された場合には(例えば、(3-1)の第1のケー 20 ス)、小ブロックSb2の1予測方向あたりの必要処理量 [2] に、予測方向か ら定まる定数 [2] を乗じた値 [4] が小ブロックSb2の必要処理量として算 出される。ここで、3方向の予測方向が選択されている場合に予測方向から定ま る定数を [2] としている理由は、双方向予測については、動き推定処理は行わ ず、前方向予測および後方向予測の結果を利用した予測を行うことができるから 25 である(図5 (b) 又は (c) で説明した方法をサブペル予測に利用可能であ る。)。このようにして推定した小ブロック毎の必要処理量は、分割方法単位で 合計され、分割方法候補の必要処理量が算出される。

算出された必要処理量は、ステップS30で設定された処理余裕量と比較され、 必要処理量が処理余裕量より大きくない場合には、処理余裕があると判定される

25

(ステップS32)。

処理余裕があると判定された場合には、(3-1)で選択された予測方向に対する小ブロックごとのサブペル予測が行われる(ステップS33)。さらに、処理余裕量と分割方法候補の必要処理量との差が処理余裕量として設定され、次の分割方法候補に対する処理が開始される。

処理余裕が無いと判定された場合には、フルペル予測に基づいて最小の符号化コストを示すと判断される1つの予測方向が小ブロック毎に選択され(ステップ S55)、小ブロックごとの必要処理量が分割方法候補単位で合計され、分割方法候補の必要処理量が算出される(ステップS35)。例えば、16×8の小ブロックSb2, Sb3の1予測方向あたりの必要処理量[2]が合計され、16×8の分割方法候補の必要処理量が[4]と算出される。算出された必要処理量は、ステップS30で設定された処理余裕量と比較され、必要処理量が処理余裕量より小さい場合には、処理余裕があると判定される(ステップS36)。

15 処理余裕があると判定された場合には、フルペル予測に基づいて最小の符号化コストを示すと判断される1つの予測方向に対するサブペル予測が行われる(ステップS37)。さらに、処理余裕量とステップS35で算出された分割方法候補の必要処理量との差が処理余裕量として設定され(ステップ34)、次の分割方法候補に対する処理が開始される。

20 ステップS36で処理余裕がないと判定された場合には、サブペル予測は行わず、次の画像ブロックの処理を開始する。

(3-2-1)

次に、図14を用いて、第1の具体例を説明する。この具体例では、分割方法 候補選択ステップ42において、第1候補として16×16分割方法(符号化コスト(40))が選択され、第2候補として16×8分割方法(符号化コスト (43))が選択されている。

図14に示すように、処理は、画像ブロック単位で行われる(ステップS30~ステップS37)。まず、16×16の画像ブロックのサブペル予測に割り当てられた処理量が処理余裕量[8]として設定される(ステップS30)。次に、

20

分割方法候補毎の処理が行われる(ステップS31~S37)。

分割方法候補毎の処理は、分割方法候補選択ステップS42において選択された分割方法候補のうち、フルペル予測による符号化コストが小さいものから順番に行われる。

5 最初は、16×16の分割方法(符号化コスト(40))が対象になる。具体的には、16×16の分割方法において、まず、(3-1)で説明した方法により、小ブロックSb1のサブペル予測の予測方向が選択される。この場合は、第2のケースであり、前方向予測fwの符号化コストが後方向予測bwの符号化コストよりも小さい場合である。そのため、前方向予測による非整数画素精度の動き推定が実行され、後方向予測および双方向予測による非整数画素精度の動き推定は実行されない。この結果、小ブロックSb1のサブペル予測の必要処理量[4]が推定される。さらに、16×16の分割方法の必要処理量[4]が算出される(ステップS31)。

算出された必要処理量[4]は、ステップS50で設定された処理余裕量[8]と比較され、必要処理量[4]が処理余裕量[8]より大きくないため、処理余裕があると判定される(ステップS32)。

この場合は、(3-1)で選択された予測方向(fw)に対する小ブロックSb1のサブペル予測が行われる(ステップS33)。さらに、処理余裕量[8]と分割方法候補の必要処理量[4]との差が処理余裕量[4]として設定される(ステップS34)。

次に、16×8の分割方法(符号化コスト(42))が対象になる。具体的には、16×8の分割方法において、まず、(3-1)で説明した方法により、第2のケースとして小ブロックSb2のサブペル予測の予測方向が選択され(fw)、小ブロックSb2のサブペル予測の必要処理量[2]が推定される。また、第3のケースとして小ブロックSb3のサブペル予測の予測方向が選択され(bw)、小ブロックSb3のサブペル予測の必要処理量[2]が推定される。さらに、推定された小ブロックSb2の必要処理量[2]と小ブロックSb3の必要処理量[2]は合計され、16×8の分割方法候補の必要処理量[4]が算出される(ステップS31)。

算出された必要処理量 [4] は、ステップS34で設定された処理余裕量 [4] と比較され、必要処理量 [4] が処理余裕量 [4] より大きくないため、処理余裕があると判定される(ステップS32)。

この場合は、(3-1)で選択された予測方向(fw)に対する小ブロックSb2のサブペル予測が行われ、さらに(3-1)で選択された予測方向(bw)に対する小ブロックSb3のサブペル予測が行われる(ステップS33)。

さらに、処理余裕量[4]とステップ35で算出された分割方法候補の必要処理量[4]との差が処理余裕量として設定されるが(ステップS34)、その値が[0]になったので、次の分割方法候補に対する処理は行わない。

 $10 \quad (3-2-2)$ 

20

25

次に、図15を用いて、第2の具体例を説明する。この具体例では、分割方法 候補選択ステップ42において、第1候補として16×16分割方法(符号化コスト(40))が選択され、第2候補として16×8分割方法(符号化コスト(43))が選択されている。

15 図15に示すように、処理は、画像ブロック単位で行われる(ステップS30~S37)。まず、16×16の画像ブロックのサブペル予測に割り当てられた処理量が処理余裕量[8]として設定される(ステップS30)。次に、分割方法候補毎の処理が行われる(ステップS31~ステップS37)。

分割方法候補毎の処理は、分割方法候補選択ステップS42において選択された分割方法候補のうち、フルペル予測による符号化コストが小さいものから順番に行われる。

最初は、16×16の分割方法(符号化コスト(40))が対象になる。具体的には、16×16の分割方法において、まず、(3-1)で説明した方法により、小ブロックSb1のサブペル予測の予測方向が選択される。第1のケースであり、前方向予測fwの符号化コストと後方向予測の符号化bwコストとがほぼ一致している。そのため、前方向予測fwおよび後方向予測bwの2種類の予測方向について、非整数画素精度の動き推定が実行される。その結果、小ブロックSb1の前方向予測fwのサブペル予測の必要処理量[4]と、小ブロックSb1の前方向予測bwのサブペル予測の必要処理量[4]とが推定される。推定さ

20

25

れた小ブロックSb1ごとの必要処理量[4]は、分割方法候補単位で合計され、 分割方法候補の必要処理量[8]が算出される(ステップS31)。

算出された必要処理量[8]は、ステップS30で設定された処理余裕量[8]と比較され、必要処理量[8]が処理余裕量[8]より大きくないため、処理余裕があると判定される(ステップS32)。

この場合は、(3-1)で選択された予測方向(fw)に対する小ブロックSb1のサブペル予測が行われ、さらに予測方向(bw)に対する小ブロックSb1のサブペル予測が行われる(ステップS33)。

さらに、処理余裕量[8]とステップ55で算出された分割方法候補の必要処 10 理量[8]との差が処理余裕量として設定されるが(ステップS34)、その値 が[0]になったので、次の分割方法候補に対する処理は行わない。

この具体例では、16×8分割方法(符号化コスト(42))は、分割方法候補選択ステップS42において選択された分割方法候補であるにもかかわらず、サブペル予測が行われない。

15 (3-2)の効果

このサブペル予測部 1 5 では、サブペル予測の処理量を制御することが可能となる。特に、処理量を最小にする制御を行うと、ソフトウェアエンコーダの場合には、処理時間の短縮化の効果があり、ハードウェアエンコーダの場合には、消費電力削減の効果がある。また、リアルタイムエンコーダのように、処理時間を一定にしなければならない場合には、余裕分の処理量をその他の候補に配分することで、圧縮性能を上げることも可能となる。

(3-3)

上記実施形態では、以下のように説明した。すなわち、分割方法決定ステップ S 4 4 は、分割方法候補選択ステップ S 4 2 において選択された 2 種類の分割方法候補により分割されたそれぞれの小ブロックについて最小となる符号化コストから、小ブロックごとの予測方向を決定するとともに、画像ブロック単位での符号化コストを導出する。さらに、導出された画像ブロック単位での符号化コストを 2 種類の分割方法候補について比較し、最小の符号化コストを有する分割方法 候補を画像ブロックの分割方法として決定する。

ここで、分割方法候補選択ステップS42が選択する分割方法候補は、2種類に限られず、さらに多くの候補を選択してもよい。

また、分割方法決定ステップS 4 4 は、画像ブロックの分割方法を1つに決定 せず、さらに多くの方法を選択するものであってもよい。例えば、分割方法決定 ステップS 4 4 では、2 つの符号化モードを選択し、さらに別のステップによっ て最終的な符号化モードを決定してもよい。

(4)その他の変形例

(4-1)

フルペル予測部 1 3 では整数画素精度の動き推定が、サブペル予測部 1 5 では 10 非整数画素の動き推定が行われると記載した。ここで、動き推定の精度は、これ らに限定されるものではない。

例えば、フルペル予測部 1 3 では、簡易な動き推定が、サブペル予測部 1 5 では、複雑な動き推定が行われるものであってもよい。

より具体的には、複雑な動き推定とは、簡易な動き推定よりも複雑な動き推定 のことであり、例えば、複雑な動き推定とは、整数画素精度の簡易な動き推定に 対するより詳細な精度(例えば、1/2画素精度、1/4画素精度などといった 非整数画素精度)での動き推定、非整数画素の簡易な動き推定に対するより詳細 な精度での動き推定、縮小画像(画素情報の間引かれた画像)を参照する簡易な 動き推定に対するより詳細な画像を参照する動き推定などである。

20 さらに、簡易な動き推定は、縮小画像に対して2画素精度、1/2画素精度などの動き推定であってもよい。

これにより、複雑な動き推定の処理量を低減しつつ、複雑な動き推定による適切な動き推定の効果を享受することが可能となる。

また、ここでは2段階の精度の動き推定により符号化モードの選択を行っているが、より多くの段階により選択を行ってもよい。

例えば、整数画素精度、1/2画素精度、1/4画素精度というように、3段階の精度の動き推定を用いて、符号化モードの選択を行ってもよい。

(4-2)

25

20

フルペル予測部13あるいはサブペル予測部15は、それぞれの動き推定の処理量がほぼ一定に保たれるように動き推定の方式を変化させるものであってもよい。

従来では、それぞれの動き推定処理に際して、それぞれ所定の処理時間が割り 当てられており、この所定の処理時間内で、固定的に選択されたパーティション サイズ、参照ピクチャに対して動き推定処理が行われている。この場合、処理量 が最も多くなると考えられる場合(ワーストケース)を想定して処理時間が割り 当てられるため、処理対象がワーストケースで無い場合、処理時間に余裕が生ま れ、効率的な動き推定処理が妨げられている。

10 そこで本発明では、処理に余裕がある場合には、動き推定の方式を変化させ、 効率的な動き推定処理を行う。ここで、処理に余裕があるか否かは、例えば、画 像ブロックにより構成される入力画像の画像属性に応じて、判断される。画像属 性とは、例えば、画像のサイズや、画像の符号化方式(ピクチャタイプ [ | ピク チャ、Pピクチャ、Bピクチャ]など)や、画像のフォーマット(走査方式 [プログレッシブ、インターレース]、色差フォーマットなど)や、画像の動き量な どである。

(4-2-1)

例えば、画像ブロックにより構成される入力画像サイズと参照ピクチャ数とパーティションサイズ数との積がほぼ一定になるように、動き推定の方式(参照するピクチャの枚数・方向、動き推定を行うパーティションサイズのバリエーション、動きの探索範囲など)を変化させる。より具体的には、入力画像サイズが小さい場合には、参照ピクチャ数やパーティションサイズ数を大きくし、フルペル予測あるいはサブペル予測の処理をより精度良く行うことが可能となる。

(4-2-2)

25 また、例えば、Bピクチャの参照ピクチャ数をPピクチャよりも少なくし、ピクチャ単位で動き推定の処理量がほぼ一定に保たれるようにする。より具体的には、次のようなバリエーションが考えられる。<1>Pピクチャでは前方4枚を参照し、Bピクチャでは前方2枚・後方2枚を参照する。<2>Pピクチャでは前方3枚を参照し、Bピクチャでは前方2枚・後方1枚を参照する。<3>Pピ

クチャでは前方2枚を参照し、Bピクチャでは前方1枚・後方1枚を参照する。 (4-2-3)

また、例えば、Bピクチャのパーティションサイズ数をPピクチャよりも少なくし、ピクチャ単位での動き推定の処理量がほぼ一定に保たれる用にする。より具体的には、次のようなバリエーションが考えられる。<1>Pピクチャでは前方1枚を参照し、 $16\times16$ ,  $16\times8$ ,  $8\times16$ ,  $8\times804$ パーティションサイズで予測を行うとする。一方、Bピクチャでは、上記4サイズのいずれか二つを選び、それぞれが前方予測と後方予測を行うとする。<2>Pピクチャでは後方1枚を参照し、 $16\times16$ ,  $16\times8$ ,  $8\times16$ ,  $8\times804$ パーティションサイズで予測を行うとする。一方、Bピクチャでは、上記4サイズのいずれか二つを選び、それぞれが前方予測と後方予測を行うとする。

(4-2-4)

10

15

20

また、例えば、入力画像がインターレースの場合には参照ピクチャ数あるいはパーティションサイズ数をプログレッシブの場合よりもより減らす。これは、インターレースの場合には、トップフィールドとボトムフィールドのニフィールドを参照する必要があるからである。より具体的には、次のようなバリエーションが考えられる。<1>Pピクチャの場合、プログレッシブのPピクチャでは、前方2フィールド(時間的には1フレーム分)を参照する。<2>Pピクチャの場合、プログレッシブのPピクチャでは、前方1フレームを参照し、パーティションサイズは4種類(16×16から8×8)の予測をし、インターレースのPピクチャでは、前方2フィールド(時間的には1フレーム分)を参照し、パーティションサイズはそれぞれ2種類の予測をする。

(4-2-5)

25 また、例えば、画像の動きに応じて、参照ピクチャ数あるいはパーティションサイズ数を変化させる。動きベクトルの探索では、探索の処理時間が動きベクトルの大きさの影響を受ける方式がある。このような方式を用いた場合、動きが小さければ、各パーティションサイズ・各参照ピクチャの処理時間が短い。このため、動きが小さい場合には、より多くのパーティションサイズ数・参照ピクチャ

数を用いて動き推定を行う。一方、動きが大きい場合には、それぞれの動き推定 の処理時間が長くなる。このため、動きが大きい場合には、参照ピクチャの枚数 を減らす、あるいは、パーティションサイズ数を減らす。

# [第2実施形態]

10

5 図16及び図17を用いて、本発明の第2実施形態としてのエンコーダについて説明する。

図16は、本発明の第2実施形態としてのエンコーダ60の構造を説明するブロック図である。エンコーダ60は、例えば、入力画像信号30をMPEG-4符号化し、符号化画像信号31として出力する画像符号化装置であり、パーソナルコンピュータ(PC)、携帯電話などにおいて備えられる。また、AVCにおいて導入された画像ブロックペア73という単位で入力画像信号30を符号化する装置である(図30参照)。

〈エンコーダ60の構成〉

図16に示すエンコーダ60は、入力画像信号30のイントラ予測を行うイン トラ予測部61と、入力画像信号30のインター予測を行うインター予測部62 と、符号化モード決定部63と、イントラ予測およびインター予測の予測結果を 切り換える切換部64と、切換部64の出力を符号化して符号化画像信号31を 出力する符号化部5と、入力画像信号30のローカルデコード信号32を作成す る参照画像作成部6とを備えている。

- 20 イントラ予測部61は、図示しない制御部により制御され、符号化ピクチャ構造決定部67が決定したピクチャ構造のブロック(フィールド構造ブロックまたはフレーム構造ブロック)についてイントラ予測を行う。その結果、イントラ予測部61は、入力画像信号30を画像ブロック毎にイントラ予測し、イントラ予測結果を切換部4に出力する。
- 25 インター予測部62は、入力画像信号30を第1の入力とし、ローカルデコード信号32を第2の入力として、インター予測結果を切換部4に出力する。さらに、インター予測部62は、インター予測結果のうち、動きベクトルなど符号化にかかる情報を第2の出力として符号化部5に出力する。

インター予測部3は、入力画像信号30を第1の入力、ローカルデコード信号

10

15

20

32を第2の入力とし、動き推定を行う動き推定部65と、動き推定部65の出力を第1の入力、ローカルデコード信号32を第2の入力とし、予測画像を出力する予測画像作成部11と、入力画像信号30を第1の入力、予測画像作成部11の出力を第2の入力とする減算部12とから構成されている。動き推定部65は、動き推定を行い、符号化コスト導出する。また、動き推定部65の出力のうち、動きベクトルや符号化モードなどの符号化情報は、可変長符号化部22の入力にも与えられる。

切換部4は、イントラ予測結果を第1の入力、インター予測結果を第2の入力 とし、符号化モード決定部63からの切換信号に従って、いずれかの入力を符号 化部5に出力する。

符号化部5及び参照画像作成部6の構造及び機能は前記実施形態と同様であるため、ここでは説明を省略する。

符号化モード決定部63は、符号化ピクチャ構造決定部67と、イントラ/インター決定部68とを有している。符号化ピクチャ構造決定部67は、動き推定部65からの符号化コスト情報を入力としている。符号化ピクチャ構造決定部67は、トップ・ボトムについての符号化コストを、符号化ピクチャ構造毎に合計し、符号化ピクチャ構造を決定する。符号化ピクチャ構造決定部67は、決定した符号化ピクチャ構造をイントラ/インター選択部68に出力する。

イントラ/インター選択部68は、イントラ予測部61からのイントラ予測の符号化コストと、インター予測部62からのインター予測の符号化コストを入力としている。イントラ/インター選択部68は、イントラ予測とインター予測の符号化コストを比較し、符号化モードを決定する。イントラ/インター選択部68は、この結果を切換部64に通知する。この結果、切換部64が動作する。

なお、制御部は、符号化モード決定部63が備えていても良い。

25 図17は、符号化モード決定(画像ブロックペアについての符号化ピクチャ構造決定と符号化予測方式決定)の処理フローを示すブロック図である。図17の処理フローは、動き推定部65によるインター予測ステップS51と、符号化ピクチャ構造決定部67による符号化ピクチャ構造決定ステップS52と、イントラ予測部61によるイントラ予測ステップS53と、イントラ/インター選択部

68による符号化予測方式決定ステップS54とを備えている。

インター予測ステップS51は、画像ブロックペア73のフィールド構造ブロ ックペアフ5,76およびフレーム構造ブロックペアファ,78についての動き 推定結果を導出する(図30参照)。具体的には、インター予測ステップS51 は、フレーム構造トップMB77についての第1インター予測ステップS511 5 とボトムMB78についての第2インター予測ステップS512とを備えている 。第1インター予測ステップS511は、フレーム構造トップMB77に対して インター予測を行い、符号化コスト (cost top0) を導出する。第2インター予 測ステップS512は、フレーム構造ブロックペアのボトムMB78に対してイ ンター予測を行い、符号化コスト (cost bot0) を導出する。各符号化コストcos 10 t top0, cost bot0は符号化ピクチャ構造決定ステップS52に送られる。さら に各符号化コストcost top0, cost bot0が合計され、フレーム構造ブロックペア 77,78の符号化コストcost0が得られ、それが符号化ピクチャ構造決定ステ ップS52に送られる。なお、この実施形態では、cost top0は1500であり 、\_cost bot0は1300であり、cost0は2800である。インター予測ステップ 15 S51は、フィールド構造ブロックペアフ5、フ6のトップMBフ5についての 第3インター予測ステップS513と、ボトムMB76についての第4インター 予測ステップS514とをさらに備えている。第3インター予測ステップS51 3は、フィールド構造ブロックペアフ5, 76のトップMB75に対してインタ ·一予測を行い、符号化コスト (cost top1) を導出する。第4インター予測ステ 20 ップS514は、フィールド構造ブロックペアフ5, フ6のボトムMBフ6に対 してインター予測を行い、符号化コスト (cost bot1) を導出する。各符号化コ ストcost top1, cost bot1は符号化ピクチャ構造決定ステップS52に送られる 。さらに各符号化コストcost top1, cost bot1が合計され、フィールド構造ブロ 25 ックペアフ5, 76の符号化コストcost1が得られ、それが符号化ピクチャ構造 決定ステップS52に送られる。なお、この実施形態では、cost top1は140 Oであり、cost bot1は1300であり、cost1は2700である。

なお、第1~第4インター予測ステップS511~ステップS514は、それぞれが、16×16の分割方法、16×8の分割方法、8×16の分割方法、8

25

×8の分割方法を含んだ動き推定動作全体を表している。つまり、第1~第4インター予測ステップS511~S514には、本発明の第1実施形態を適用できる。また、第1~第4インター予測ステップS511~ステップS514は、フルペル予測とサブペル予測の両方を行っても良いが、処理量削減のためフルペル予測だけを行っても良い。

以上のように符号化ピクチャ構造の符号化コスト導出にはインター予測のみを 行っているが、インター予測の判定の精度はイントラ予測より良いため、十分な 精度が得られる。

符号化ピクチャ構造決定ステップS52は、動き推定結果に基づいて、画像ブロックペア73の符号化ピクチャ構造を決定する。具体的には、符号化ピクチャ構造決定ステップS52は、インター予測ステップS51からのフレーム構造ブロックペア77,78の符号化コストcost0と、フィールド構造ブロックペア75,76の符号化コストcost1とを比較し、フレーム/フィールド選択を行う。この実施形態ではフィールド構造ブロックペア75,76の符号化コストcost1(2700)がフレーム構造ブロックペア77,78の符号化コストcost0(2800)より小さいため、フィールドを選択する。この結果、フィールド構造ブロックペア75,76のトップMB75のインター符号化コストcost top1とボトムMB76のインター符号化コストcost bot1が、符号化予測方式決定ステップS54に提供される。

イントラ予測ステップS53は、決定された符号化ピクチャ構造を有するブロックペアについてのイントラ予測結果を導出する。具体的には、イントラ予測ステップS53は、トップMBについての第1イントラ予測ステップS531と、ボトムMBについての第2イントラ予測ステップS532とを備えている。第1イントラ予測ステップS531は、選択された符号化ピクチャ構造ブロックペア(この場合はフィールド構造ブロックペア75,76)のトップMB75についてイントラ符号化コストcost top2を導出し、符号化予測方式決定ステップS54に提供する。第2イントラ予測ステップS532は、選択された符号化ピクチャ構造ブロックペア(この場合はフィールド構造ブロックペア75,76)のボトムMB76についてイントラ符号化コストcost bot2を導出し、符号化予測方

式決定ステップS54に提供する。なお、この実施形態では、cost top2は1500であり、cost bot2は1400である。また、イントラ予測は、処理量を減らすため、画素を間引いて精度を落とした処理であっても良いし、さらにはイントラ4×4を省略しても良い。

符号化予測方式決定ステップS54は、インター予測結果とイントラ予測結果 5 とに基づいて、決定された符号化ピクチャ構造を有するブロックペアの各ブロッ クに対する符号化予測方式を決定する。具体的には、符号化予測方式決定ステッ プS54は、トップMBについての第1符号化予測方式決定ステップS541と、 ボトムMBについての第2符号化予測方式決定ステップS542とを備えている。 第1符号化予測方式決定ステップS541は、符号化ピクチャ構造決定ステップ 10 S52からのトップMBのインター符号化コスト(具体的には、フィールド構造 ブロックペアフ5, 76のトップMBフ5のインター符号化コスト cost top1) と、第1イントラ予測ステップS531からのトップMB75のイントラ符号化 コスト cost top2 を比較し、トップMBについてのイントラ/インター選択を行 う。この場合は、インター符号化コスト cost top1(1400)がイントラ符号化コス 15 ト cost top2(1500)より小さいため、インターが選択される。第2符号化予測方 式決定ステップS542は、符号化ピクチャ構造決定ステップS52からのボト ムMBのインター符号化コスト(具体的には、フィールド構造ブロックペアフ5. 76のボトムMB76のインター符号化コスト cost bot1) と、第2イントラ予 測ステップS532からのボトムMB76のイントラ符号化コスト cost bot2 を 20 比較し、ボトムMB76についてのイントラ/インター選択を行う。この場合は、 この場合は、インター符号化コスト cost bot1(1300)がイントラ符号化コスト cost bot2(1400)より小さいため、インターが選択される。

なお、本実施形態ではトップMBとボトムMBで符号化予測方式(イントラ/インター)は同一になったが、異なることもある。ただし、トップMBとボトムMBで異なる符号化ピクチャ構造で符号化されることは無い。符号化ピクチャ構造決定ステップS52で符号化ピクチャ構造が決定されているからである。

この実施形態では、イントラ予測ステップS53は符号化ピクチャ構造決定ステップS52によって決定された符号化ピクチャ構造の画像ブロックペアについ

てのみイントラ予測を行うため、イントラ予測ステップS53はフィールド構造 ブロックおよびフレーム構造ブロックの全てについてイントラ予測を行う必要が ない。このように処理負荷の高いイントラ予測の回数を減らすことができるため 、画像ブロックペアの符号化予測方式を決定するための処理負荷を削減できる。

## 5 〈変形例〉

第2実施形態では、第1実施形態で記載した内容を適宜変形して適用可能である。ここでは、第2実施形態に特徴的な変形例について記載する。

(1)

15

20

25

上記実施形態では、第1~第4インター予測ステップS511~ステップS5 10 14は、フルペル予測とサブペル予測の両方を行っても良いと記載した。

ここで、フルペル予測とサブペル予測との両方を行う場合には、フルペル予測により絞り込まれたパーティションサイズ、参照ピクチャ、ピクチャ構造の組み合わせに対して、サブペル予測を行うものであっても良い。より具体的には、図18に示すように、整数画素精度の動き推定により、適切なパーティションサイズ、参照ピクチャ、ピクチャ構造の組み合わせを選択し(ステップS710)、選択された組み合わせに対して非整数画素精度の動き推定により、さらに絞り込みを行う(ステップS711)。さらに、絞り込みの結果として得られるパーティションサイズ、参照ピクチャ、ピクチャ構造の組み合わせに対して、イントラ予測を行い(ステップS712)、イントラ予測・インター予測の選択を行う。

これにより全パーティションサイズ、全参照ピクチャ、全ピクチャ構造について非整数画素精度の動き推定とイントラ予測とを行う必要が無く、処理量を削減 することが可能となる。

(2)

上記実施形態では、画像ブロックペア73という単位で入力画像信号30を符号化する装置について説明した。ここで、符号化は、画像ブロックペア単位で行われなくてもよい。例えば、正方の画像ブロックを単位として符号化が行われてもよい。この場合、上記実施形態で説明した方法は、矩形のフィールド構造ブロックペアと矩形のフレーム構造ブロックペアとに対して適用される。

#### [第3実施形態]

20

25

図19~図20を用いて、本発明の第3実施形態としてのエンコーダについて 説明する。

〈エンコーダ1の構成〉

図19に示すエンコーダ60は、入力画像信号30のイントラ予測を行うイントラ予測部91と、入力画像信号30のインター予測を行うインター予測部92と、符号化モード決定部93と、イントラ予測およびインター予測の予測結果を切り換える切換部94と、切換部94の出力を符号化して符号化画像信号31を出力する符号化部5と、入力画像信号30のローカルデコード信号32を作成する参照画像作成部6とを備えている。

10 イントラ予測部 9 1 は、簡易なイントラ予測と複雑なイントラ予測が可能である。簡易なイントラ予測とは、例えば、圧縮画像に対するイントラ予測であり、複雑なイントラ予測とは、例えば、非圧縮画像に対するイントラ予測である。イントラ予測部 9 1 は、符号化モード決定部 9 3 内の制御部 9 9 (後述)により制御され、簡易なイントラ予測を行い、符号化コスト導出する。その結果、イントラ予測部 9 1 は、入力画像信号 3 0 を画像ブロック毎にイントラ予測し、イントラ予測結果を切換部 9 4 に出力する。

インター予測部92は、入力画像信号30を第1の入力とし、ローカルデコード信号32を第2の入力として、インター予測結果を切換部94に出力する。さらに、インター予測部92は、インター予測結果のうち、動きベクトルなど符号化にかかる情報を第2の出力として符号化部5に出力する。

インター予測部92は、入力画像信号30を第1の入力、ローカルデコード信号32を第2の入力とし、動き推定を行う動き推定部95と、動き推定部95の出力を第1の入力、ローカルデコード信号32を第2の入力とし、予測画像を出力する予測画像作成部11と、入力画像信号30を第1の入力、予測画像作成部11の出力を第2の入力とする減算部12とから構成されている。動き推定部95は、フルペル・インター予測もしくはサブペル・インター予測を行い、符号化コスト導出する。また、動き推定部95の出力のうち、動きベクトルや符号化モードなどの符号化情報は、可変長符号化部22の入力にも与えられる。

切換部94は、イントラ予測結果を第1の入力、インター予測結果を第2の入

25

カとし、符号化モード決定部93からの切換信号に従って、いずれかの入力を符号化部5に出力する。

符号化部5及び参照画像作成部6の構造及び機能は前記実施形態と同様であるため、ここでは説明を省略する。

5 符号化モード決定部93は、決定部96と、制御部99とを有している。決定部96は、イントラ/インター選択部97と、符号化ピクチャ構造決定部98とを有している。決定部96は、動き推定部95からの符号化コストと、イントラ予測部91からの符号化コストを入力としている。イントラ/インター選択部97がイントラ/インターを決定する。符号化ピクチャ構造決定部98がフィールド/フレームを決定する。制御部99が、イントラ予測部91または動き推定部95を制御して、決定された符号化ピクチャ構造の画像ブロックペア73に動き推定をさせる。つまり、制御部99は、イントラ予測部91に複雑なイントラ予測を行わさせ、または動き推定部95にサブペル・インター予測を行わさせる。制御部99は、さらに切換部94を動作させ、イントラ予測結果あるいはインター予測結果を符号化させる。

なお、制御部は、エンコーダ90のどこかに有ればよい。符号化モード決定部 93が備えていなくても良い。

図20は、画像ブロックペア73の符号化モード決定の処理動作のフローである。この処理動作は、イントラ予測部91又は動き推定部95によって実行される簡易動き推定ステップS61と、イントラ/インター選択部97によって実行されるイントラ/インター選択ステップS62と、符号化ピクチャ構造決定部98によって実行される画像ブロックペア73の符号化ピクチャ構造決定ステップS63とを備えている。なお、符号化ピクチャ構造決定ステップS63の次には、イントラ予測部91又は動き推定部95によって実行される複雑動き推定ステップS64とを備えている。

簡易動き推定ステップS61は、フレーム/フィールド構造のトップMB及びボトムMBに対して、フルペル・インター予測と簡易イントラ予測を行って、それらの符号化コストを導出する。簡易動き推定ステップS61は、第1~第8推定ステップS611~S618を備えている。第1推定ステップS611はフレ

25

一ム構造ブロックペアファ、フ8のトップMBファに対してフルペル・インター 予測を行い、第2推定ステップS612はフレーム構造ブロックペアフ7.78 のトップMBファに対して簡易・イントラ予測を行う。第3推定ステップS61 3はフレーム構造ブロックペアファ, 78のボトムMB78に対してフルペル・ インター予測を行い、第4推定ステップS614はフレーム構造ブロックペアフ 7,78のボトムMB78に対して簡易イントラ予測を行う。第5推定ステップ S615はフィールド構造ブロックペアフ5、76のトップMB75に対してフ ルペル・インター予測を行い、第6推定ステップS616はフィールド構造ブロ ックペアフ5, 76のトップMB75に対して簡易イントラ予測を行う。第7推 定ステップS617はフィールド構造ブロックペア75,76のボトムMB76 10 に対してフルペル・インター予測を行い、第8推定ステップS818はフィール ド構造ブロックペアフ5, 76のボトムMBフ6に対して簡易イントラ予測を行 う。このように簡易動き推定ステップS61がインター予測とイントラ予測を用 いてフレーム構造ブロックペアファ、フ8及びフィールド構造ブロックペアフ5 , 76の符号化コストを導出するため、インター予測又はイントラ予測のいずれ 15 かで圧縮率が向上する画像ブロックペアフ3(フ1,フ2)の場合でも、圧縮率 が最良となるような符号化ピクチャ構造を決定できる。

イントラ/インター選択ステップS62は、(フレーム、フィールド)\*(トップ、ボトム)の4種類それぞれで、イントラ、インターの符号化コストを比較し、小さい方を選択する。

イントラ/インター選択ステップS62は、第1~第4選択ステップS621 ~ステップS624を備えている。第1選択ステップS621は、第1推定ステップS611及び第2推定ステップS612の符号化コストを比較して、フレーム構造トップMB77に対するイントラ/インターを選択する。この場合は、第2推定ステップS612の符号化コスト(1300)を選択する。第2選択ステップS622は、第3推定ステップS613及び第4推定ステップS614の符号化コストを比較して、フレーム構造ボトムMB78に対するイントラ/インターを選択する。この場合は、第4推定ステップS614の符号化コスト(1200)を選択する。イントラ/インターが選択されたフレーム構造トップMB77の符号化コスト

10

15

20

25

ト(1300)とボトムMB78の符号化コスト(1200)は合計され、フレーム構造プロックペア77,78の符号化コスト(2500)が得られる。第3選択ステップS623は、第5推定ステップS615及び第6推定ステップS616の符号化コストを比較して、フィールド構造トップMB75,76に対するイントラ/インターを選択する。この場合は、第5推定ステップS615の符号化コスト(1400)を選択する。第4選択ステップS624は、第7推定ステップS617及び第8推定ステップS618の符号化コストを比較して、フィールド構造ボトムMB76に対するイントラ/インターを選択する。この場合は、第7推定ステップS617の符号化コスト(1300)を選択する。イントラ/インターが選択されたフィールド構造トップMB75の符号化コスト(1400)とボトムMB76の符号化コスト(1300)は合計され、フィールド構造ブロックペア75,76の符号化コスト(2700)が得られる。

符号化ピクチャ構造決定ステップS63は、フレーム構造ブロックペア77,78の符号化コストとフィールド構造ブロックペア75,76の符号化コストとを比較し、画像ブロックペア73のフィールド/フレームを決定する。この場合は、フレーム構造ブロックペア77,78の符号化コスト(2500)はフィールド構造ブロックペア75,76の符号化コスト(2700)より小さいため、フレーム構造ブロックペア77,78が選択される。

複雑動き推定ステップS64は、決定された符号化ピクチャ構造の画像ブロックペア73のトップMB及びボトムMB77,78それぞれに対して、複雑な動き推定(サブペル/インター又は複雑イントラの一方)を行う。複雑動き推定ステップS64は、第1~第4推定ステップS641~S644を備えている。第1推定ステップS641は、トップMB77に対するサブペル・インター予測を行う。第2推定ステップS642は、トップMB77に対する複雑イントラ予測を行う。なお、第1推定ステップS641と第2推定ステップS642はいずれか一方のみが実行される。第3推定ステップS643は、ボトムMB78に対するサブペル・インター予測を行う。第4推定ステップS644は、ボトムMB78に対するサブペル・インター予測を行う。なお、第3推定ステップS643と第4推定ステップS644はいずれか一方のみが実行される。

以上に述べたように、簡易動き推定ステップS61の簡易なインター予測・イントラ予測に基づいて、符号化ピクチャ構造決定ステップS63によって、符号化モード(具体的には、符号化ピクチャ構造)を決定している。このため、符号化モードを決定するための処理量を軽減することが可能となる。

また、符号化モードが決定された後に複雑動き推定ステップS64が複雑な動き推定を行っている。このように、複雑な予測によって画像ブロックペア73の符号化を行うため、圧縮効率が向上する。しかも、ここでは、決定された符号化ピクチャ構造の画像ブロックペア73に対してのみ複雑な予測を行うため、従来より複雑な予測の回数を減らすことができる。この結果、符号化効率を維持しながらも処理量を減らすることができる。

なお、トップMBとボトムMBで異なる符号化ピクチャ構造で符号化されることは無いが、異なる符号化予測方式(イントラ/インター)で符号化されることはある。

なお、第3実施形態では、第1~第2実施形態で記載した内容を適宜変形して 15 適用可能である。

#### [第4実施形態]

10

20

25

さらにここで、上記実施の形態で示した動画像符号化装置の応用例とそれを用いたシステムを説明する。

図21は、コンテンツ配信サービスを実現するコンテンツ供給システム ex100の全体構成を示すブロック図である。通信サービスの提供エリアを所望の大きさに分割し、各セル内にそれぞれ固定無線局である基地局 ex107~ex110が設置されている。

このコンテンツ供給システム ex 1 0 0 は、例えば、インターネット ex 1 0 1 にインターネットサービスプロバイダ ex 1 0 2 および電話網 ex 1 0 4、および基地局 e x 1 0 7~ e x 1 1 0を介して、コンピュータ ex 1 1 1、PDA (personal digital assistant) ex 1 1 2、カメラ ex 1 1 3、携帯電話 ex 1 1 4、カメラ付きの携帯電話 e x 1 1 5 などの各機器が接続される。

しかし、コンテンツ供給システム ex100は図21のような組合せに限定されず、いずれかを組み合わせて接続するようにしてもよい。また、固定無線局で

ある基地局 ex 1 0 7 ~ ex 1 1 0 を介さずに、各機器が電話網 ex 1 0 4 に直接接続されてもよい。

カメラ ex 1 1 3 はデジタルビデオカメラ等の動画撮影が可能な機器である。 また、携帯電話は、PDC (Personal Digital Communications) 方式、CDM A (Code Division Multiple Access) 方式、W-CDMA (Wideband-Code Division Multiple Access) 方式、若しくはGSM (Global System for Mobile Communications) 方式の携帯電話機、またはPHS (Personal Handyphone System) 等であり、いずれでも構わない。

また、ストリーミングサーバ ex 1 0 3 は、カメラ ex 1 1 3 から基地局 ex 1 O 10 9、電話網 ex104を通じて接続されており、カメラ ex113を用いてユーザ が送信する符号化処理されたデータに基づいたライブ配信等が可能になる。撮影 したデータの符号化処理はカメラ ex 1 1 3 で行っても、データの送信処理をす るサーバ等で行ってもよい。また、カメラ116で撮影した動画データはコンピ ュータ ex111を介してストリーミングサーバ ex103に送信されてもよい。 15 カメラ ex 1 1 6 はデジタルカメラ等の静止画、動画が撮影可能な機器である。 この場合、動画データの符号化はカメラ ex116で行ってもコンピュータ ex1 11で行ってもどちらでもよい。また、符号化処理はコンピュータ ex111や カメラ ex116が有するLSIex117において処理することになる。なお、 画像符号化・復号化用のソフトウェアをコンピュータ ex111等で読み取り可 能な記録媒体である何らかの蓄積メディア(CD-ROM、フレキシブルディス 20 ク、ハードディスクなど)に組み込んでもよい。さらに、カメラ付きの携帯電話 ex115で動画データを送信してもよい。このときの動画データは携帯電話 ex 115が有するLSIで符号化処理されたデータである。

このコンテンツ供給システム ex 1 0 0 では、ユーザがカメラ ex 1 1 3、カメ 25 ラ ex 1 1 6 等で撮影しているコンテンツ (例えば、音楽ライブを撮影した映像 等)を上記実施の形態同様に符号化処理してストリーミングサーバ ex 1 0 3 に 送信する一方で、ストリーミングサーバ ex 1 0 3 は要求のあったクライアント に対して上記コンテンツデータをストリーム配信する。クライアントとしては、上記符号化処理されたデータを復号化することが可能な、コンピュータ ex 1 1

10

15

20

1、PDAex112、カメラ ex113、携帯電話 ex114等がある。このようにすることでコンテンツ供給システム ex100は、符号化されたデータをクライアントにおいて受信して再生することができ、さらにクライアントにおいてリアルタイムで受信して復号化し、再生することにより、個人放送をも実現可能になるシステムである。

このシステムを構成する各機器の符号化には上記各実施の形態で示した動画像符号化装置を用いるようにすればよい。

その一例として携帯電話について説明する。

図22は、上記実施の形態で説明した動画像符号化装置を用いた携帯電話 ex 1 15を示す図である。携帯電話 ex 1 15は、基地局 ex 1 10との間で電波を送受信するためのアンテナ ex 2 0 1、CCDカメラ等の映像、静止画を撮ることが可能なカメラ部 ex 2 0 3、カメラ部 ex 2 0 3で撮影した映像、アンテナ ex 2 0 1で受信した映像等が復号化されたデータを表示する液晶ディスプレイ等の表示部 ex 2 0 2、操作キーe x 2 0 4 群から構成される本体部、音声出力をするためのスピーカ等の音声出力部 ex 2 0 8、音声入力をするためのマイク等の音声入力部 ex 2 0 5、撮影した動画もしくは静止画のデータ、受信したメールのデータ、動画のデータもしくは静止画のデータ等、符号化されたデータまたは復号化されたデータを保存するための記録メディア ex 2 0 7、携帯電話 ex 1 1 5に記録メディア ex 2 0 7を装着可能とするためのスロット部 ex 2 0 6を有している。記録メディア ex 2 0 7 はS Dカード等のプラスチックケース内に電気的に書換えや消去が可能な不揮発性メモリであるEEPROM(Electrically Erasable and Programmable Read Only Memory)の一種であるフラッシュメモリ素子を格納したものである。

さらに、携帯電話 ex 1 1 5 について図23を用いて説明する。携帯電話 ex 1 1 5 は表示部 ex 2 0 2 及び操作キーe x 2 0 4 を備えた本体部の各部を統括的に制御するようになされた主制御部 ex 3 1 1 に対して、電源回路部 ex 3 1 0、操作入力制御部 ex 3 0 4、画像符号化部 ex 3 1 2、カメラインターフェース部 ex 3 0 3、LCD (Liquid Crystal Display) 制御部 ex 3 0 2、画像復号化部 ex 3 0 9、多重分離部 ex 3 0 8、記録再生部 ex 3 0 7、変復調回路部 ex 3 0 6

及び音声処理部 ex305が同期バス ex313を介して互いに接続されている。

電源回路部 ex310は、ユーザの操作により終話及び電源キーがオン状態にされると、バッテリパックから各部に対して電力を供給することによりカメラ付ディジタル携帯電話 ex115を動作可能な状態に起動する。

5 携帯電話 ex115は、CPU、ROM及びRAM等でなる主制御部 ex311 の制御に基づいて、音声通話モード時に音声入力部 ex205で集音した音声信号を音声処理部 ex305によってディジタル音声データに変換し、これを変復調回路部 ex306でスペクトラム拡散処理し、送受信回路部 ex301でディジタルアナログ変換処理及び周波数変換処理を施した後にアンテナ ex201を介して送信する。また携帯電話機 ex115は、音声通話モード時にアンテナ ex201で受信した受信信号を増幅して周波数変換処理及びアナログディジタル変換処理を施し、変復調回路部 ex306でスペクトラム逆拡散処理し、音声処理部ex305によってアナログ音声信号に変換した後、これを音声出力部ex208を介して出力する。

15 さらに、データ通信モード時に電子メールを送信する場合、本体部の操作キー e x 2 0 4 の操作によって入力された電子メールのテキストデータは操作入力制 御部 ex 3 0 4 を介して主制御部 ex 3 1 1 に送出される。主制御部 ex 3 1 1 は、テキストデータを変復調回路部 ex 3 0 6 でスペクトラム拡散処理し、送受信回路部 ex 3 0 1 でディジタルアナログ変換処理及び周波数変換処理を施した後に アンテナ ex 2 0 1 を介して基地局 ex 1 1 0 へ送信する。

データ通信モード時に画像データを送信する場合、カメラ部 ex 2 0 3 で撮像された画像データをカメラインターフェース部 ex 3 0 3を介して画像符号化部 ex 3 1 2 に供給する。また、画像データを送信しない場合には、カメラ部 ex 2 0 3 で撮像した画像データをカメラインターフェース部 ex 3 0 3 及び L C D 制御部 ex 3 0 2を介して表示部 ex 2 0 2 に直接表示することも可能である。

画像符号化部 ex312は、本願発明で説明した画像符号化装置を備えた構成であり、カメラ部 ex203から供給された画像データを上記実施の形態で示した画像符号化装置に用いた符号化方法によって圧縮符号化することにより符号化画像データに変換し、これを多重分離部 ex308に送出する。また、このとき

10

15

20

25

同時に携帯電話機 ex 1 1 5 は、カメラ部 ex 2 0 3 で撮像中に音声入力部 ex 2 0 5 で集音した音声を音声処理部 ex 3 0 5 を介してディジタルの音声データとして多重分離部 ex 3 0 8 に送出する。

多重分離部 ex308は、画像符号化部 ex312から供給された符号化画像データと音声処理部 ex305から供給された音声データとを所定の方式で多重化し、その結果得られる多重化データを変復調回路部 ex306でスペクトラム拡散処理し、送受信回路部 ex301でディジタルアナログ変換処理及び周波数変換処理を施した後にアンテナ ex201を介して送信する。

データ通信モード時にホームページ等にリンクされた動画像ファイルのデータを受信する場合、アンテナ ex201を介して基地局 ex110から受信した受信信号を変復調回路部 ex306でスペクトラム逆拡散処理し、その結果得られる多重化データを多重分離部 ex308に送出する。

また、アンテナ ex 2 0 1 を介して受信された多重化データを復号化するには、 多重分離部 ex 3 0 8 は、多重化データを分離することにより画像データの符号 化ビットストリームと音声データの符号化ビットストリームとに分け、同期バス ex 3 1 3 を介して当該符号化画像データを画像復号化部 ex 3 0 9 に供給すると 共に当該音声データを音声処理部 ex 3 0 5 に供給する。

次に、画像復号化部 ex309は、画像データの符号化ビットストリームを上記実施の形態で示した符号化方法に対応した復号化方法で復号することにより再生動画像データを生成し、これをLCD制御部 ex302を介して表示部 ex202に供給し、これにより、例えばホームページにリンクされた動画像ファイルに含まれる動画データが表示される。このとき同時に音声処理部 ex305は、音声データをアナログ音声信号に変換した後、これを音声出力部 ex208に供給し、これにより、例えばホームページにリンクされた動画像ファイルに含まる音声データが再生される。

なお、上記システムの例に限られず、最近は衛星、地上波によるディジタル放送が話題となっており、図24に示すようにディジタル放送用システムにも上記 実施の形態の画像符号化装置を組み込むことができる。具体的には、放送局 ex 409では映像情報の符号化ビットストリームが電波を介して通信または放送衛

25

星 ex410に伝送される。これを受けた放送衛星 ex410は、放送用の電波を 発信し、この電波を衛星放送受信設備をもつ家庭のアンテナ ex406で受信し、 テレビ(受信機)ex401またはセットトップボックス(STB)ex407な どの装置により符号化ビットストリームを復号化してこれを再生する。また、記 録媒体である CD や DVD 等の蓄積メディア ex402に記録した符号化ビット 5 ストリームを読み取り、復号化する再生装置 ex403にも上記実施の形態で示 した画像復号化装置を実装することが可能である。この場合、再生された映像信 号はモニタ ex404に表示される。また、ケーブルテレビ用のケーブル ex40 5または衛星/地上波放送のアンテナ ex406に接続されたセットトップボッ クス ex407内に画像復号化装置を実装し、これをテレビのモニタ ex408で 10 再生する構成も考えられる。このときセットトップボックスではなく、テレビ内 に画像復号化装置を組み込んでも良い。また、アンテナ ex411を有する車 ex 4 1 2 で衛星 ex 4 1 0 からまたは基地局 ex 1 0 7 等から信号を受信し、車 ex 4 12が有するカーナビゲーション ex413等の表示装置に動画を再生すること 15 も可能である。

更に、画像信号を上記実施の形態で示した画像符号化装置で符号化し、記録媒体に記録することもできる。具体例としては、DVD ディスクex421に画像信号を記録する DVD レコーダや、ハードディスクに記録するディスクレコーダなどのレコーダex420がある。更に SD カードex422に記録することもできる。レコーダex420が上記実施の形態で示した画像復号化装置を備えていれば、DVD ディスクex421や SD カードex422に記録した画像信号を再生し、モニタex408で表示することができる。

なお、カーナビゲーション ex413の構成は例えば図23に示す構成のうち、カメラ部 ex203とカメラインターフェース部 ex303、画像符号化部 ex312を除いた構成が考えられ、同様なことがコンピュータ ex111やテレビ(受信機)ex401等でも考えられる。

また、上記携帯電話 ex 1 1 4 等の端末は、符号化器・復号化器を両方持つ送 受信型の端末の他に、符号化器のみの送信端末、復号化器のみの受信端末の3通 りの実装形式が考えられる。 このように、上記実施の形態で示した動画像符号化装置を上述したいずれの機器・システムに用いることは可能であり、そうすることで、上記実施の形態で説明した効果を得ることができる。

[全実施形態共通の変形例]

5 (1)

10

15

20

前記実施形態では、16×16のマクロブロックを各分割候補によって分割したマクロブロックパーティションを小ブロックとして動き推定の単位として扱ってきた。この場合、図25に示すように、8×8の分割方法で得られた小ブロックをさらに8×8、8×4、4×8、4×4のサブマクロブロックパーティションに分割することができ、このサブマクロブロックパーティションを本発明の小ブロックとして本発明を適用できる。

(2)

ブロック図(例えば、図1、図16、図19、図23など)の各機能ブロックは典型的には集積回路であるLSIとして実現される。これらは個別に1チップ化されても良いし、一部又は全てを含むように1チップ化されても良い。

より具体的には、図1の動き推定部10は、1チップ化されてもよい。さらに、図1のメモリ26以外の機能ブロックが1チップ化されていてもよい。また、図16のインター予測部3と符号化モード決定部63とイントラ予測部61とが1チップ化されてもよい。さらに図16のメモリ26以外の機能ブロックが1チップ化されていてもよい。また、図19のインター予測部92と符号化モード決定部93とが1チップ化されていてもよい。さらに、図19のメモリ以外の機能ブロックが1チップ化されていてもよい。

なおここでは、LSIとしたが、集積度の違いにより、IC、システムLSI、 スーパーLSI、ウルトラLSIと呼称されることもある。

また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセサで実現してもよい。LSI製造後に、プログラムすることが可能なFPGA(Field Programmable Gate Array)や、LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。

さらには、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応等が可能性としてありえる。

## 5 (産業上の利用可能性)

本発明に係る符号化モード決定装置、画像符号化装置、符号化モード決定方法、および符号化モード決定プログラムにより、より少ない処理量で適切な符号化モードの選択が可能となり、上記分野において有用である。

## 請求の範囲

1.

画像ブロックの符号化モードを複数候補の中から少なくとも1つに決定する符 5 号化モード決定装置であって、

各符号化モードによってそれぞれ得られる画像ブロックのパーティションである小ブロックに対する簡易な動き推定に基づいて、各符号化モードの符号化コストを導出する簡易動き推定部と、

前記簡易動き推定部によって導出された符号化コストに基づいて、前記複数の 10 符号化モードから一部の符号化モードを選択する符号化モード選択部と、

前記一部の符号化モードの少なくとも一部の符号化モードによって得られる小ブロックに対する複雑な動き推定に基づいて、各符号化モードの符号化コストを 導出する複雑動き推定部と、

前記複雑動き推定部によって導出された符号化コストに基づいて、前記画像ブ 15 ロックの符号化モードを決定する符号化モード決定部と、

を備える符号化モード決定装置。

2.

前記簡易動き推定部は、各符号化モードの符号化コストを導出する際に、各符号化モードによって得られる小ブロックごとに複数のピクチャ参照方向の簡易な動き推定を行って符号化コストを算出し、次に各小ブロックごとに符号化コストが低いピクチャ参照方向を選択し、次に選択したピクチャ参照方向に関する全ての小ブロックの符号化コストを各分割方法候補ごとに合計して、各分割方法候補ごとの符号化モードの符号化コストを導出する、

請求項1に記載の符号化モード決定装置。

25 3.

20

前記簡易動き推定部は、各符号化モードの符号化コストを導出する際に、各符号化モードによって得られる小ブロックごとに複数のピクチャ参照方向の簡易な動き推定を行って符号化コストを算出し、次に小ブロックの各ピクチャ参照方向ごとの符号化コストを画像ブロック単位に換算して、各分割候補の各ピクチャ参

照方向ごとの符号化モードの符号化コストを導出する、

請求項1に記載の符号化モード決定装置。

4.

5

前記簡易動き推定部の前記複数のピクチャ参照方向の簡易な動き推定は、時間 的に前方向のピクチャを参照する前方向予測と、時間的に後方向のピクチャを参 照する後方向予測のみを含む、

請求項2又は3に記載の符号化モード決定装置。

5.

前記簡易動き推定部の前記複数のピクチャ参照方向の簡易な動き推定は、時間 10 的に前方向のピクチャを参照する前方向予測と、時間的に後方向のピクチャを参 照する後方向予測と、時間的に双方向のピクチャを参照する双方向予測とを含む

請求項2又は3に記載の符号化モード決定装置。

6.

15 前記簡易動き推定部の前記複数のピクチャ参照方向の簡易な動き推定は、時間 的に前方向のピクチャを参照する前方向予測と、時間的に後方向のピクチャを参 照する後方向予測とを含み、

前記簡易動き推定部は、前記前方向予測と前記後方向予測とに基づいて、時間的に双方向のピクチャを参照する双方向予測を行った場合の符号化コストを導出する、

請求項2又は3に記載の符号化モード決定装置。

7.

20

前記複雑動き推定部は、前記簡易動き推定部における簡易な動き推定に基づいて、前記複雑な動き推定の際のピクチャ参照方向を決定する、

25 請求項1~6のいずれかに記載の符号化モード決定装置。

8.

前記複雑動き推定部は、前記簡易動き推定部における前記小ブロックに対する簡易な動き推定の結果、前方向予測と後向予測の符号化コストが概ね同じ場合は両方を選択し、異なる場合は符号化コストが小さい方のみを選択する、

請求項フに記載の符号化モード決定装置。

9.

5

10

15

前記複雑動き推定部は、前記簡易動き推定部における前記小ブロックに対する簡易な動き推定に基づいて、前記一部の符号化モードからさらに少なくとも一部の符号化モードを選択する、

請求項1~8のいずれかに記載の符号化モード決定装置。

10.

前記複雑動き推定部は、各符号化モードを符号化コストが低い順に選択していき、選択した符号化モードの符号化コストの和が処理余裕量を超える直前に選択を打ち切る、

請求項9に記載の符号化モード決定装置。

11.

前記簡易動き推定部あるいは前記複雑動き推定部は、動き推定処理の処理量がほぼ一定に保たれるように、前記簡易動き推定あるいは前記複雑動き推定における動き推定方式を変化させる、

請求項1~10のいずれかに記載の符号化モード決定装置。

12.

前記簡易な動き推定は、整数画素精度の動き推定であり、 前記複雑な動き推定は、非整数画素精度の動き推定である、

20 請求項1~11のいずれかに記載の符号化モード決定装置。

13.

請求項1~12のいずれかに記載の符号化モード決定装置を含む、 集積回路。

14.

25 請求項1~12のいずれかに記載の符号化モード決定装置と、

前記符号化モード決定装置が決定する画像ブロックの符号化モードに基づいて 、前記画像ブロックの符号化を行う符号化装置と、

を備える画像符号化装置。

15.

請求項14に記載の画像符号化装置を含む、

集積回路。

16.

画像ブロックの符号化モードを決定する符号化モード決定装置であって、

5 前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの各 ブロックについてインター予測を行って、符号化コストを導出するインター予測 部と、

前記インター予測部による符号化コストに基づいて、前記画像ブロックの符号化ピクチャ構造を決定する符号化ピクチャ構造決定部と、

10 決定された前記符号化ピクチャ構造を有する各ブロックについてイントラ予測を行って、符号化コストを導出するイントラ予測部と、

前記インター予測による符号化コストと前記イントラ予測による符号化コストを比較して、決定された前記符号化ピクチャ構造を有する画像ブロックの各ブロックに対する符号化予測方式を決定する符号化予測方式決定部と、

15 を備える符号化モード決定装置。

17.

20

前記インター予測部は、前記フレーム構造ブロックの各ブロックの符号化コストを合計して前記フレーム構造ブロックの符号化コストを導出し、前記フィールド構造ブロックの各ブロックの符号化コストを合計して前記フィールド構造ブロックの符号化コストを導出する、請求項16に記載の符号化モード決定装置。18.

前記イントラ予測部は、決定された前記符号化ピクチャ構造を有する各ブロックについてイントラ予測を行って符号化コストを導出し、

前記符号化予測方式決定部は、決定された前記符号化ピクチャ構造を有する各 25 ブロックについて、前記インター予測部で導出された符号化コストと前記イント ラ予測部で導出された符号化コストとを比較し、各ブロックごとに符号化予測方 式を決定する、

請求項17に記載の符号化モード決定装置。

19.

1. 1

前記画像ブロックは、2つの正方ブロックから構成されているブロックペアである、

請求項16~18のいずれかに記載の符号化モード決定装置。

20.

5 請求項16~19のいずれかに記載の符号化モード決定装置を含む、 集積回路。

21.

請求項16~19のいずれかに記載の符号化モード決定装置と、

前記符号化モード決定装置が決定する画像ブロックの符号化モードに基づいて

10 、前記画像ブロックの符号化を行う符号化装置と、

を備える画像符号化装置。

22.

請求項21に記載の画像符号化装置を含む、

集積回路。

15 2.3.

画像ブロックの符号化モードを決定する符号化モード決定装置であって、

前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックのそれぞれのブロックに対して簡易な動き推定によって符号化コストを導出する簡易動き推定部と、

20 前記簡易動き推定部による符号化コストに基づいて、前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの符号化コストを比較し、符号化ピクチャ構造を決定する符号化ピクチャ構造決定部と、

を備える符号化モード決定装置。

24.

25 前記簡易動き推定部は、各ブロックに対して簡易なインター予測と簡易なイントラ予測を行い、次に簡易なインター予測の符号化コストと簡易なイントラ予測の符号化コストを比較し各ブロックごとに簡易なインター予測と簡易なイントラ予測のいずれかを選択し、さらに各ピクチャ構造ごとのブロックの符号化コストを合計してフレーム構造ブロック及びフィールド構造ブロックの符号化コストを

導出する、

請求項23に記載の符号化モード決定装置。

25.

前記簡易なインター予測は、整数画素精度のインター予測である、

5 請求項24に記載の符号化モード決定装置。

26.

前記画像ブロックは、2つの正方ブロックから構成されているブロックペアで ある、

請求項23~25のいずれかに記載の符号化モード決定装置。

10 27.

請求項23~26のいずれかに記載の符号化モード決定装置を含む、 集積回路。

28.

請求項23~26のいずれかに記載の符号化モード決定装置と、

15 前記符号化モード決定装置によって決定される符号化ピクチャ構造の画像ブロックに対して複雑な動き推定を行う複雑動き推定部と、

前記複雑動き推定部による予測結果に基づいて、前記画像ブロックの符号化を行う符号化部と、

を備える画像符号化装置。

20 29.

前記複雑動き推定部は、決定された符号化ピクチャ構造を有する各ブロックに対して、複雑なインター予測又は複雑なイントラ予測を行う、

請求項28に記載の画像符号化装置。

30.

25 前記複雑なインター予測は、非整数画素精度のインター予測である、 請求項29に記載の画像符号化装置。

31.

請求項28~30のいずれかに記載の画像符号化装置を含む、 集積回路。 32.

画像ブロックの符号化モードを複数候補の中から少なくとも1つに決定する符号化モード決定方法であって、

各符号化モードによってそれぞれ得られる画像ブロックのパーティションである小ブロックに対する簡易な動き推定に基づいて、各符号化モードの符号化コストを導出する簡易動き推定ステップと、

前記簡易動き推定ステップによって導出された符号化コストに基づいて、前記 複数の符号化モードから一部の符号化モードを選択する符号化モード選択ステッ プと、

10 前記一部の符号化モードの少なくとも一部の符号化モードによって得られる小 ブロックに対する複雑な動き推定に基づいて、各符号化モードの符号化コストを 導出する複雑動き推定ステップと、

前記複雑動き推定ステップによって導出された符号化コストに基づいて、前記画像ブロックの符号化モードを決定する符号化モード決定ステップと、

15 を備える符号化モード決定方法。

33.

20

画像ブロックの符号化モードを決定する符号化モード決定方法であって、

前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの各 ブロックについてインター予測を行って、符号化コストを導出するインター予測 ステップと、

前記インター予測ステップによる符号化コストに基づいて、前記画像ブロック の符号化ピクチャ構造を決定する符号化ピクチャ構造決定ステップと、

決定された前記符号化ピクチャ構造を有する各ブロックについてイントラ予測 を行って、符号化コストを導出するイントラ予測ステップと、

25 前記インター予測による符号化コストと前記イントラ予測による符号化コストを比較して、決定された前記符号化ピクチャ構造を有する画像ブロックの各ブロックに対する符号化予測方式を決定する符号化予測方式決定ステップと、 を備える符号化モード決定方法。

34.

画像ブロックの符号化モードを決定する符号化モード決定方法であって、

前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックのそれぞれのブロックに対して簡易な動き推定によって符号化コストを導出する簡易 動き推定ステップと、

前記簡易動き推定ステップによる符号化コストに基づいて、前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの符号化コストを比較し、符号化ピクチャ構造を決定する符号化ピクチャ構造決定ステップと、を備える符号化モード決定方法。

35.

15

10 コンピュータにより、画像ブロックの符号化モードを複数候補の中から少なく とも1つに決定する符号化モード決定プログラムであって、

前記符号化モード決定プログラムは、コンピュータに、

各符号化モードによってそれぞれ得られる画像ブロックのパーティションである小ブロックに対する簡易な動き推定に基づいて、各符号化モードの符号化コストを導出する簡易動き推定ステップと、

前記簡易動き推定ステップによって導出された符号化コストに基づいて、前記 複数の符号化モードから一部の符号化モードを選択する符号化モード選択ステッ プと、

前記一部の符号化モードの少なくとも一部の符号化モードによって得られる小 20 ブロックに対する複雑な動き推定に基づいて、各符号化モードの符号化コストを 導出する複雑動き推定ステップと、

前記複雑動き推定ステップによって導出された符号化コストに基づいて、前記画像ブロックの符号化モードを決定する符号化モード決定ステップと、

を備える符号化モード決定方法を行わせるものである、

25 符号化モード決定プログラム。

36.

コンピュータにより、画像ブロックの符号化モードを決定する符号化モード決 定方法を行うための符号化モード決定プログラムであって、

前記符号化モード決定プログラムは、コンピュータに、

前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの各 ブロックについてインター予測を行って、符号化コストを導出するインター予測 ステップと、

前記インター予測ステップによる符号化コストに基づいて、前記画像ブロック の符号化ピクチャ構造を決定する符号化ピクチャ構造決定ステップと、

決定された前記符号化ピクチャ構造を有する各ブロックについてイントラ予測 を行って、符号化コストを導出するイントラ予測ステップと、

前記インター予測による符号化コストと前記イントラ予測による符号化コストを比較して、決定された前記符号化ピクチャ構造を有する画像ロックの各ブロックに対する符号化予測方式を決定する符号化予測方式決定ステップと、

を備える符号化モード決定方法を行わせるものである、

符号化モード決定プログラム。

37.

5

10

コンピュータにより、画像ブロックの符号化モードを決定する符号化モード決 15 定方法を行うための符号化モード決定プログラムであって、

前記符号化モード決定プログラムは、コンピュータに、

前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックのそれぞれのブロックに対して簡易な動き推定によって符号化コストを導出する簡易動き推定ステップと、


20 前記簡易動き推定ステップによる符号化コストに基づいて、前記画像ブロックのフィールド構造ブロックおよびフレーム構造ブロックの符号化コストを比較し、符号化ピクチャ構造を決定する符号化ピクチャ構造決定ステップと、

を備える符号化モード決定方法を行わせるものである、

符号化モード決定プログラム。

Fig. 1

1/32






Fig.3

3/32




Fig.4

4/32






Fig.5

5/32








Fig.7

7/32




Fig.8

8/32




Fig.9




Fig. 10

10/32








Fig.11









1st 候補 16x16分割 (40) 2nd 候補 16x8 分割 (43)




Fig. 15

15/32

1st 候補 16x16分割 (40). 2nd 候補 16x8 分割 (43)






Fig. 16

16/32








Fig.19

19/32







Fig.20

20/32





22/32



<u>ex 115</u>




Fig.24

24/32







Fig.25 25/32












Fig.29

29/32









Fig. 32

32/32



## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/010903

A CT ACCITIO	NATIONAL COLUMNIA COL	PCT/JE	2004/010903			
Int.Cl	CATION OF SUBJECT MATTER H04N7/32					
	ernational Patent Classification (IPC) or to both nation	al classification and IPC				
B. FIELDS SEARCHED						
Int.C1	nentation searched (classification system followed by cl H04N7/24-7/68	lassification symbols)				
Kokai Ji	itsuyo Shinan Koho 1971-2004 Ji	itsuyo Shinan Koho	1994-2004 1996-2004			
Electronic data b	ase consulted during the international search (name of	data base and, where practicable, search	terms used)			
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap		Relevant to claim No.			
Y	JP 9-65340 A (Hitachi, Ltd.) 07 March, 1997 (07.03.97), Full text; Figs. 1 to 12 (Family: none)	,	1-7,9,12-15, 28-32,35			
· . Y	JP 11-243551 A (Mitsubishi Electric Corp.), 07 September, 1999 (07.09.99), Par. Nos. [0029] to [0106]; Figs. 1 to 17 & US 2004/0202245 A1 & FR 2773295 B1 & CA 2256071 A1 & CN 1226782 A & TW 398152 B		1-7,9,12-37			
Further do	cuments are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention  "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art				
Date of the actual completion of the international search 02 November, 2004 (02.11.04)		"&" document member of the same patent family  Date of mailing of the international search report				
		22 November, 2004	(22.11.04)			
Name and mailing Japanes	g address of the ISA/ se Patent Office	Authorized officer				
Facsimile No.	O (second sheet) (January 2004)	Telephone No.				

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/010903

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2000-102016 A (Victor Company Of Japan, Ltd.), 07 April, 2000 (07.04.00), Full text; Figs. 1 to 10	1-7,9,12-15, 32,35
Y	(Family: none)  JP 7-203452 A (NEC Corp.),  04 August, 1995 (04.08.95),	4,6,7,9, 12-15
A	Full text; Figs. 1 to 8 & US 5719630 A	. 8
<b>Y</b>	JP 2003-174653 A (Sony Corp.), 20 June, 2003 (20.06.03), Full text; Figs. 1 to 7 (Family: none)	16-22,24-31, 33,36
Y	WO 03/047272 A2 (GENERAL INSTRUMENT CORP.), 05 June, 2003 (05.06.03), Par. Nos. [0061] to [0068]; Figs. 6A to 10 & EP 1449385 A2 & US 2003/0099292 A1 & CA 2468087 A1	19-22,26-31
Y	JP 2001-61149 A (KDD Kabushiki Kaisha), 06 March, 2001 (06.03.01), Par. No. [0033]; Fig. 8 & US 2002/0136301 A1	23-31,34,37
A	JP 11-239352 A (Matsushita Electric Industrial Co., Ltd.), 31 August, 1999 (31.08.99), Full text; Figs. 1 to 12 & US 6353683 B1	10,11
<u>-</u> -		
		·

A. 発明の	属する分野の分類(国際特許分類(IPC))				
Int. C	1' H04N7/32		•		
B. 調査を行った分野					
調査を行った	<b>最小限資料(国際特許分類(IPC))</b>				
Int. C	1 <sup>7</sup> H04N7/24-7/68				
最小限資料以外	トの資料で調査を行った分野に含まれるもの				
日本国実用第	所案公報 1922-1996年 足用新案公報 1971-2004年				
日本国登録第	月用新案公報 1994-2004年				
日本国実用第 —————	斯案登録公報 1996-2004年				
国際調査で使用	用した電子データベース (データベースの名称、	調査に使用した用語)	<del>,</del>		
	·				
	•				
C. 関連する	5と認められる文献				
引用文献の カテゴリー*	引用 <b>小</b> 森女 及女 如 6 体子 1 5 周 5 人		関連する		
Y	マンスプログロ 次の 間で面がから及座するで		請求の範囲の番号		
1	JP 9-65340 A (株式会社 1997.03.07,全文,第:	生日立製作所)	1-7, 9, 12-15,		
	2007.00.07, 主义,第	エーエ 2 図 (ファミリーなし)	28-32, 35		
· <b>Y</b>	JP 11-243551 A (三	菱電機株式会社)	1-7, 9, 12-37		
	1999.09.07,		2 (, 0, 12 0)		
	段落【0029】-【0106】,	第1-17図			
	& US 2004/02022. & FR 2773295 B1	4 5 A 1			
	& CA 2256071 A1				
	& CN 1226782 A	& TW 398152 B			
C CHICATA	· ·				
区」し個の税を	きにも文献が列挙されている。 	□ パテントファミリーに関する別	紙を参照。		
* 引用文献の	カテゴリー	の日の後に公表された文献			
もの	車のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表さ	れた文献であって		
「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの  「X」特に関連のある文献である。  「X」特に関連のある文献である。  「X」特に関連のある文献である。  「X」特に関連のある文献である。  「X」特に関連のある文献である。  「X」   「X」					
「L」優先権主	E張に疑義を提起する文献又は他の文献の発行	「X」特に関連のある文献であって、当	該文献のみで発明		
日若しく	(は他の特別な理由を確立するために引用する)	の新規性又は進歩性がないと考え 「Y」特に関連のある文献であって、当	該文献と他の1以		
ス版(A 「O」口頭に』	理由を付す) こる開示、使用、展示等に言及する文献	上の文献との、当業者にとって自	明である組合せに		
「P」国際出源	日前で、かつ優先権の主張の基礎となる出願	よって進歩性がないと考えられる「&」同一パテントファミリー文献	もの		
国際調査を完了した日					
	02.11.2004	22.11.	2004		
	0名称及びあて先	特許庁審査官(権限のある職員)	T 5 7 1 2 2 2		
日本国	国特許庁 (ISA/JP) 邓便番号100-8915	畑中高行	5P 9468		
	P使番号100-8915 B千代田区霞が関三丁目4番3号	電話番号   03一3501-110~	daya o coo		
		電話番号 03-3581-1101	rymx 3580		

G (4+ );		04/010903	
C (続き). 引用文献の	関連すると認められる文献		
カテゴリー*	・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	関連する 請求の範囲の番号	
Y	JP 2000-102016 A (日本ビクター株式会社) 2000.04.07,全文,第1-10図 (ファミリーなし)	1-7, 9, 12-15, 32, 35	
Y	JP 7-203452 A (日本電気株式会社) 1995.08.04,全文,第1-8図	4, 6, 7, 9, 12–15	
A	& US 5719630 A	8	
Y	JP 2003-174653 A (ソニー株式会社) 2003.06.20,全文,第1-7図 (ファミリーなし)	16-22, 24-31, 33, 36	
Y	WO 03/047272 A2 (GENERAL INSTRUMENT CORPORATION) 2003.06.05, 段落【0061】-【0068】,第6A-10図 & EP 1449385 A2 & US 2003/0099292 A1 & CA 2468087 A1	19-22, 26-31	
Y	JP 2001-61149 A (ケイディディ株式会社) 2001.03.06,段落【0033】,第8図 & US 2002/0136301 A1	23-31, 34, 37	
A	JP 11-239352 A(松下電器産業株式会社) 1999.08.31,全文,第1-12図 & US 6353683 B1	10, 11	
		·	